Также известный как параллельный АЦП, вспышечный (flash) АЦП — это самая простая архитектура аналого-цифрового преобразователя. Он состоит из каскада компараторов, каждый из которых сравнивает входной аналоговый сигнал с уникальным опорным напряжением. Выходы компараторов поступают в приоритетный эн

Лестничный ЦАП R/2R — популярная альтернатива традиционному двоично-взвешенному (R/2ⁿR) преобразователю, предлагающая более простой набор резисторов без потери производительности. R/2R против R/2ⁿR Традиционные двоично-взвешенные схемы требуют уникального номинала резистора для каждого разряда — час

Что такое схема ЦАП R/2ⁿR? ЦАП R/2ⁿR — часто называемый двоично-взвешенным ЦАП — представляет собой специализированную форму инвертирующего суммирующего усилителя. Он преобразует набор двоичных входных напряжений в одно аналоговое напряжение, величина которого пропорциональна представленному двоично

Интеграция цифровой схемотехники с цифровыми датчиками — коммутаторами, реле и энкодерами — не представляет сложности, так как их сигналы по своей природе бинарны (вкл/выкл) и напрямую совместимы с логическими элементами. Ситуация усложняется при подключении аналоговых устройств. Для преодоления раз

Основы кольцевых счётчиков Кольцевой счётчик — это специальный вид сдвигового регистра, в котором выход последней ступени подключается обратно к входу первой. При подаче тактовых импульсов битовый паттерн бесконечно циркулирует по кольцу. Например, в четырёхступенчатом кольцевом счётчике паттерн пов

Параллельный-входной/параллельный-выходной сдвиговый регистр принимает данные параллельно, сдвигает их и представляет сдвинутый результат, как показано ниже. Универсальный сдвиговый регистр расширяет эту способность, поддерживая параллельную загрузку, последовательный сдвиг и дополнительные опции уп

Последовательный-входной, параллельный-выходной (SIPO) сдвиговый регистр разделяет ядро сдвига данных с его последовательным-входным, последовательным-выходным аналогом, но выставляет каждую внутреннюю ступень как отдельный выходной пин. Это делает его идеальным решением для преобразования одной пос

Параллельно-последовательные (PISO) сдвиговые регистры расширяют функциональность последовательный-вход/последовательный-выход (SISO) устройств, позволяя всем ступеням загружать данные одновременно. Эта способность необходима для преобразования параллельных данных — каждый бит на своем проводе — в п

Сдвиговые регистры, принимающие данные последовательно и выдающие их последовательно, являются краеугольным камнем цифрового логического дизайна. Они задерживают каждый бит на один тактовый период на ступень, обеспечивая точную буферизацию данных, последовательную коммуникацию и переход между тактов

Сдвиговые регистры — краеугольный камень последовательных логических схем, функционирующие подобно счетчикам, но с фокусом на поток данных, а не на подсчет. В отличие от комбинационной логики, реагирующей только на настоящие входы, последовательная логика сохраняет память о прошлых событиях. Эта спо

До сих пор мы фокусировались на комбинационной логике, где выходы зависят исключительно от текущих входов. Во многих реальных приложениях схемы должны сохранять память о прошлых входах и адаптировать свои выходы соответственно. Такие схемы известны как последовательные схемы. Эта статья проводит чер

Что такое синхронный счетчик? Синхронный счетчик отличается от асинхронного (пробегающего) счетчика тем, что все выходные биты меняют состояние одновременно. Соединив тактовые входы всех триггеров с одним и тем же тактовым импульсом, мы избегаем задержки пробега, характерной для пробегающих счетчико

Ранее мы изучали одиночный J-K триггер, сконфигурированный для обратного отсчета в двухбитной двоичной последовательности (11 → 10 → 01 → 00). Чтобы построить счетчик, инкрементирующий вперед, мы должны проанализировать паттерн прямого отсчета и определить, как соединить несколько триггеров. Двоичны

При рассмотрении четырехбитной двоичной последовательности отсчета — от 0000 до 1111 — возникает четкий паттерн в том, как каждый бит осциллирует между 0 и 1. Младший бит (LSB) переключается каждый шаг отсчета, в то время как каждый старший бит переключается с половиной частоты предшественника. Сле

Мы уже встречали моностабильный мультивибратор на практике: детектор импульса внутри триггера, который кратковременно запитывает защелку во время тактового фронта. Детектор импульса классифицируется как моностабильный мультивибратор, потому что у него только одно стабильное выходное состояние. В это

В цифровом проектировании основные данные входы триггера — будь то D, SR или JK — называются синхронными, потому что их влияние на выходы (Q и ΔQ) проявляется только на тактовом фронте. В противовес, дополнительные входы, которые мы называем асинхронными — предустановка (PRE) и очистка (CLR)

J-K триггер — уточненный бистабильный мультивибратор, устраняющий классическое недопустимое состояние S-R защелки. Интегрируя обратную связь в входы установки (S) и сброса (R), он гарантирует валидный выход для любой комбинации входов. На диаграмме ниже обратите внимание, как традиционные 2-входовые

В предыдущих разделах мы изучали S-R и D-защелки, реагирующие на данные входы только когда сигнал разрешения (E) активен. Для многих цифровых дизайнов выгодно ограничить отзывчивость защелки очень кратким интервалом, а не всей длительностью высокого уровня линии разрешения. Фронтовое управление (edg

В защелке S-R с управлением вход разрешения позволяет выходам Q и Q̅ оставаться защеленными независимо от сигналов S или R. Устраняя один из этих входов, получаем мультивибраторную защелку, исключающую любое недопустимое состояние. Такая схема называется D-защелкой, и её внутренняя логика выглядит т

В проектировании цифровой логики защелка S-R с управлением (gated SR latch) — универсальный элемент памяти, обновляющий свое состояние только когда выделенный вход разрешения (enable) это позволяет. Эта особенность бесценна для предотвращения непреднамеренных изменений состояния и добавления дополни