Промышленное производство
Промышленный Интернет вещей | Промышленные материалы | Техническое обслуживание и ремонт оборудования | Промышленное программирование |
home  MfgRobots >> Промышленное производство >  >> Manufacturing Technology >> Промышленные технологии

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Ранее мы изучали одиночный J-K триггер, сконфигурированный для обратного отсчета в двухбитной двоичной последовательности (11 → 10 → 01 → 00). Чтобы построить счетчик, инкрементирующий вперед, мы должны проанализировать паттерн прямого отсчета и определить, как соединить несколько триггеров.

Двоичные счетчики опираются на деление частоты на два. J-K триггеры, установленные в режим переключения, идеальны для этой задачи. Каскадируя несколько таких триггеров, можно сгенерировать четырехбитный двоичный выход. Ключевая сложность — подключить тактовые входы так, чтобы каждый триггер переключался именно тогда, когда предыдущий бит меняется из 1 в 0.

Ниже двоичная последовательность для четырехбитного суммирующего счетчика. Обратите внимание: бит переключается только когда менее значимый бит переключается из высокого в низкое.

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Маленькие стрелки указывают моменты переключения бита, показывая переход предыдущего бита из 1 в 0.

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Используя четыре J-K триггера, установленные на постоянное переключение, можно соединить каждый тактовый вход с выходом Q предыдущего триггера. С отрицательным фронтом (пузырьковые символы) нисходящий фронт предыдущего Q тактирует следующий триггер в нужный момент.

Четырехбитный «Up» счетчик

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Полученные временные диаграммы, управляемые периодическим осциллятором, показывают ожидаемое поведение суммирующего отсчета. Первый триггер (Q0) переключается на каждом нарастающем фронте такта, а скважность такта не обязана быть ровно 50% — схема надежна с любой формой импульса.

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Обратите внимание: использование одного J-K триггера на выходной бит устраняет потребность в симметричном тактовом сигнале, которая требуется, когда сам такт используется как выход.

Второй подход, с положительно-фронтовыми триггерами — тактировать каждый триггер выходом Q′ предыдущей ступени. Поскольку Q′ всегда дополнение Q, переход 1→0 на Q генерирует переход 0→1 на Q′, давая нужный положительный фронт.

Альтернативный четырехбитный «Up» счетчик

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Рассматривая выходы Q′ как второй набор бит, счетчик может одновременно производить суммирующую последовательность на Q и вычитающую на Q′.

Одновременный Up и Down счетчик

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерахПроектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Все эти каскадированные дизайны триггеров страдают от эффекта пробега (ripple effect). Задержки распространения накапливаются, пока каждый триггер переключается, так что старший бит (MSB) отстает от младшего (LSB). Во время перехода вроде 0111 → 1000 выходы пробегают через 0110, 0100, 0000 перед установлением в 1000, генерируя ложные временные отсчеты.

Недостаток асинхронной схемы счетчика: задержка распространения

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Пробег проявляется как кратковременный каскад изменений состояний, что может быть проблематично в критических по времени приложениях вроде мультиплексоров или декодирования адресов памяти.

Схема счетчика со стробовым сигналом

Для смягчения пробега многие схемы используют строб или сигнал разрешения. Разрешение привязывается к такту так, что нижестоящее устройство реагирует только когда выходы счетчика стабильны. Для активного-низкого разрешения устройство отключено во время высокой части тактового импульса, совпадающей с активностью переключения.

Проектирование асинхронного четырехбитного суммирующего счетчика на J-K триггерах

Обеспечение того, что высокий период такта превышает максимальную задержку пробега, гарантирует, что разрешение активируется только после полной установки счетчика.

Недостаток асинхронной схемы счетчика: ограниченная скорость

Поскольку задержки распространения суммируются, асинхронный счетчик не может работать быстрее, чем самая медленная ступень плюс все предыдущие задержки. Это ограничивает максимальную рабочую частоту и делает синхронные счетчики предпочтительными для высокоскоростных дизайнов.

Эти ограничения мотивируют развитие синхронных (не-пробегающих) архитектур счетчиков, которые будут изучены далее.

ОБЗОР

СВЯЗАННЫЕ РАБОЧИЕ ЛИСТЫ

Промышленные технологии

  1. Общееэмиттерный усилитель: Конструкция, измерения и техники обратной связи
  2. Сборка высоковольтного дифференциального усилителя, работающего как операционный усилитель
  3. Точный повторитель напряжения: освоение обратной связи ОУ для точного слежения сигналом
  4. Сборка RS-триггера на элементах NAND: импульсный детектор и дребезг контактов
  5. Понимание буферного элемента: усиление и целостность сигнала в цифровых схемах
  6. Реализация TTL NAND и AND элементов на транзисторах с открытым коллектором
  7. Специальные выходы логических элементов: комплементарные, трисостояния и двусторонние ключи
  8. Понимание отрицательной обратной связи в ОУ: повторители напряжения и стабильность
  9. Ввод-вывод в C: scanf() и printf() — подробное руководство
  10. D-защелки: проектирование, принцип работы и ключевые отличия от триггеров