Параллельный (вспышечный) АЦП: конструкция, принцип работы и применение

Также известный как параллельный АЦП, вспышечный (flash) АЦП — это самая простая архитектура аналого-цифрового преобразователя. Он состоит из каскада компараторов, каждый из которых сравнивает входной аналоговый сигнал с уникальным опорным напряжением. Выходы компараторов поступают в приоритетный энкодер, формирующий двоичный выходной код. Ниже показана схема 3-разрядного вспышечного АЦП:

Опорное напряжение (V_ref) создается точным стабилизатором напряжения — сам стабилизатор на схеме не показан для ясности. По мере роста входного напряжения выше последовательных опорных уровней компараторы последовательно переходят в высокое состояние. Приоритетный энкодер выдает двоичное число, соответствующее старшему активному компаратору, эффективно игнорируя младшие сигналы.

В работе выходной сигнал АЦП обычно выглядит так:

Во многих практических проектах полнофункциональный приоритетный энкодер не нужен. Поскольку выходы компараторов поднимаются последовательно от низшего к высшему опорному уровню, старший активный вход можно выбрать простой сетью исключающих ИЛИ (XOR), устраняя необходимость в сложном энкодере:

Более того, энкодер можно реализовать на матрице диодов, что подчеркивает минимальное число компонентов, достижимое с данной топологией:

Простота вспышечного АЦП сочетается с его скоростью: он ограничен только задержками распространения компараторов и логических элементов. Однако архитектура крайне компонентоемка: 3-разрядный преобразователь требует 7 компараторов, 4-разрядный — 15, и каждый дополнительный бит удваивает их количество. Следовательно, 8-разрядный вспышечный АЦП потребовал бы 255 компараторов — непрактичное число для большинства применений.

Несмотря на высокую компонентную стоимость, вспышечный АЦП обладает уникальными преимуществами. При использовании равных резисторов в опорном делителе каждый двоичный счет соответствует одинаковому аналоговому приращению, обеспечивая линейную характеристику. Для специализированных задач изменение значений делителя позволяет создать произвольное нелинейное отображение — способность, недоступная другим архитектурам АЦП без серьезной переработки.

СВЯЗАННЫЙ РАБОЧИЙ ЛИСТ:

• Рабочий лист: Аналого-цифровое преобразование