Минтермы против макстермов: полное руководство по упрощению картами Карно

В проектировании цифровой логики мы часто упрощаем булевы выражения для сокращения числа гейтов и повышения производительности. Хотя большинство учебников фокусируются на решениях в форме Суммы Произведений (СП), у каждого СП есть дополнительная форма Произведения Сумм (ПС), которая может быть более выгодной для определенных логических семейств.

Понимание минтермов

Минтерм — это булево произведение, дающее 1 для одной комбинации входов и 0 для всех остальных. На карте Карно (K-карте) или таблице истинности минтерм появляется как одиночная «1», окруженная нулями. Например, минтерм ABC соответствует ячейке K-карты 111, а A'BC' — ячейке 010.

При отображении минтермов следуйте этим шагам:

• Идентифицируйте слагаемое-произведение для отображения.
• Преобразуйте терм в его двоичный эквивалент.
• Поставьте 1 в K-карте по адресу, заданному этим двоичным значением.
• Повторите для каждого слагаемого-произведения в СП-выражении.

После отображения всех минтермов сгруппируйте 1 в наибольшие возможные блоки по 1, 2, 4, 8… ячеек (степени двойки). Каждый блок соответствует слагаемому-произведению в упрощенном СП-выражении. Двоичное значение блока преобразуется обратно в слагаемое-произведение заменой 1 на прямую переменную и 0 на инвертированную.

От минтермов к СП

СП-редукция следует прямолинейной процедуре:

• Сформируйте наибольшие группы 1, покрывающие все минтермы.
• Запишите двоичное значение для каждой группы.
• Преобразуйте двоичное значение в слагаемое-произведение.
• Сложите все слагаемые-произведения для получения упрощенного СП-выражения.

Понимание макстермов

Макстерм — двойственен минтерму. Он дает 0 для одной комбинации входов и 1 для всех остальных. На K-карте макстерм появляется как одиночный «0», окруженный единицами. Например, макстерм (A+B+C) представлен ячейкой K-карты 000, потому что только комбинация (0,0,0) делает ИЛИ-выражение ложным.

Для размещения макстерма на K-карте используйте:

• Идентифицируйте слагаемое-сумму для отображения.
• Преобразуйте его в двоичное представление.
• Возьмите дополнение этого двоичного значения.
• Поставьте 0 в K-карте по адресу, заданному дополненным значением.
• Повторите для каждого слагаемого-суммы в ПС-выражении.

От макстермов к ПС

ПС-редукция зеркалит процесс СП, но работает с 0:

• Сформируйте наибольшие группы 0, покрывающие все макстермы.
• Запишите двоичное значение для каждой группы.
• Дополните двоичное значение.
• Преобразуйте дополненное значение в слагаемое-сумму.
• Перемножьте все слагаемые-суммы для получения упрощенного ПС-выражения.

Практический пример: ПС-упрощение

Рассмотрим булево выражение для упрощения в форму ПС:

Процедура:

1. Отобразите семь макстермов как 0 на K-карте, инвертируя входные переменные для локализации каждой ячейки.
2. Сгруппируйте 0 в наибольшие возможные блоки (степени двойки).
3. Для каждой группы запишите двоичный адрес, инвертируйте его и преобразуйте в слагаемое-сумму.
4. Перемножьте все слагаемые-суммы для формирования финального ПС-выражения.

Следование этому методу дает ПС-выражение с минимальным числом гейтов.

Практический пример: СП из ПС-выражения

Дано ПС-выражение, СП можно получить:

1. Отобразив макстермы-нули на K-карте.
2. Заполнив остальные ячейки единицами.
3. Сгруппировав 1 и преобразовав каждую группу в слагаемое-произведение.
4. Сложив все слагаемые-произведения для получения СП-формы.

СП и ПС версии можно сравнить по числу гейтов и входной сложности, чтобы определить наиболее экономичную реализацию для конкретного логического семейства (TTL vs CMOS).

Реализация на гейтах TTL

При использовании TTL-устройств NAND-гейты — наиболее доступные строительные блоки. Применяя теорему Де Моргана, СП-выражение можно преобразовать в NAND-NAND структуру:

• Замените каждый гейт И на NAND.
• Замените финальный гейт ИЛИ на NAND и перенесите инверторы на входы предыдущих NAND.
• Соедините неиспользуемые входы NAND к логической единице.
• Пометьте каждый гейт (U1-a, U1-b и т.д.) и назначьте номера выводов по даташиту.

Такой подход дает аппаратный дизайн, эффективный для TTL-семейств, сохраняя логическую эквивалентность.

Проектирование физической схемы

После финализации логического дизайна можно начертить схему, используя стандартные TTL-корпуса:

• 7404 — Шестикратный инвертор (U1)
• 7432 — Четырехвходовый гейт ИЛИ (U2)
• 7408 — Четырехвходовый гейт И (U3)
• 7420 — 4-входовый NAND, используемый как 4-входовый ИЛИ инверсией входов.

Пометьте каждый гейт уникальным идентификатором и назначением выводов, затем используйте печатную плату (ПП) для массового производства. Заземлите неиспользуемые входы и обеспечьте правильную развязку для сохранения целостности сигналов.

Заключение

Овладев отображением минтермов и макстермов на картах Карно и понимая двойственную природу форм СП и ПС, проектировщики могут выбирать наиболее эффективную реализацию для своей целевой технологии. Будь то TTL или CMOS, изложенные принципы дают надежную основу для логического синтеза и аппаратной реализации.