Два D-триггера 74LS74: полная справочная информация и распиновка

Распиновка 74LS74

Таблица конфигурации выводов 14-выводного корпуса:

№	Символ	Имя	Функция
14	Vcc/Vdd	Питание	~5 В питания ИС.
7	Vss/GND	Земля	Подключение к общей земле.
10, 4	2PRE̅, 1PRE̅	Предустановка (Set)	Входной вывод (активный низкий).
12, 2	2D, 1D	Данные (Data)	Входные данные триггера.
13, 1	2CLR̅, 1CLR̅	Сброс (Clear)	Очистка памяти триггера (активный низкий).
11, 3	2CLK, 1CLK	Тактирование (Clock)	Вход тактового импульса (по фронту).
8, 6	1Q̅, 2Q̅	Инверсный выход	Инвертированный выход Q.
9, 5	2Q, 1Q	Прямой выход	Выход Q триггера.

Таблица истинности 74LS74

PRE̅	CLR̅	CLK	D	Q	Q̅
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q₀	Q̅₀

X = «неважно». Стрелка вверх = передний фронт тактового сигнала. Есть индивидуальные Set/Clear и инверсные выходы.

Характеристики 74LS74

Напряжение питания: 2–15 В.
Температура: 0…70 °C.
Вход: биполярный; выход: push-pull (двухтактный).
Выходной ток высокого уровня: 8 мА; задержка распространения: 40 нс.
Макс. низкий вход: 0,8 В; мин. высокий вход: 2 В.
Корпуса: 14-выводные SOT42 / SO-14.

Аналоги 74LS74

74LVC2G80
HEF40312B

Введение в 74LS74 Dual D Flip-Flop

Два D-триггера с фронтовой выборкой, инверсными выходами, асинхронными Set/Clear. D = Data/Delay. Значение D захватывается по фронту такта (обычно положительному). Хранит данные как биты. Позволяет менять сохраненное значение. Совместим с NMOS, TTL, CMOS. Широкий диапазон питания. Низкий уровень на PRE̅ устанавливает выход согласно логике входов.