Ripple Carry Adder:все, что вам нужно знать

Логические схемы могут полагаться на сумматор с пульсирующим переносом для сложения n-битных значений. В результате реализация этой цифровой схемы обеспечивает полезные функции во многих приложениях. Однако он также демонстрирует задержку производительности из-за медленного процесса вычислений. Обычно это включает ожидание, пока каждый полный этап сумматора не перенесет биты в следующий полный этап сумматора. Такой процесс повторяется до тех пор, пока не достигнет конца, обеспечивая результаты.

Понимание сумматора пульсирующего переноса может показаться немного запутанным. Имея это в виду, мы составили эту статью, чтобы помочь вам получить больше знаний по этому вопросу. Итак, приступим!

Что такое Ripple Carry Adder?

Сумматор с пульсирующим переносом служит цифровой схемой, которая складывает два двоичных n-битных числа и выдает результат. Его структура состоит из нескольких полных сумматоров, каждый из которых подключается каскадно. Таким образом, выход переноса полного сумматора соединяется со следующим полным входом сумматора.

Схема 4-битной пульсации несет сумматор.

Источник:Викисклад

Полный сумматор представляет собой логическую схему, предназначенную для добавления трех входов при генерации двух выходов. В частности, два входа служат как A и B, а третий представляет бит переноса. (C-IN) Между тем, один выход представляет бит переноса (C-OUT), а другой представляет бит суммы (S). В конечном счете, полная схема сумматора может подключаться к восьми входам, чтобы сформировать сумматор шириной в байт. Это каскадирует бит переноса от одного сумматора к другому. Объединение двух схем полусумматора вместе образует полный сумматор.

Полная логическая схема сумматора

Источник:Викисклад

Принципы работы Ripple Carry Adder

Каждый перенос генерируется через этап полного сумматора, который затем переходит к следующему полному сумматору через его вход. Весь процесс продвигается, пока не достигнет конечного полного сумматора. В результате каждый выходной бит переносится пульсациями на следующий полный каскад сумматора. В целом, наиболее важной операцией является сложение каждой последовательности входных битов вместе, например, 4-битный сумматор, 8-битный сумматор, 16-битный сумматор и т. д.

Из-за задержек распространения логической схемы биты суммы и переноса остаются недействительными до тех пор, пока не пройдет стадия переноса. Задержки распространения обычно возникают из-за количества времени, прошедшего между входом и выходом. Например, когда вход вентиля НЕ установлен на 0, выход будет настроен на 1 и т. д. Задержка распространения определяет, сколько времени прошло между настройкой выхода на ноль и настройкой входа на единицу. Кроме того, задержка распространения переноса определяет, сколько времени прошло между получением сигнала переноса и реализацией сигнала переноса.

Таблица истинности Ripple Carry Adder

Таблица истинности, как показано ниже, определяет каждое выходное значение для всех входов в сумматорах пульсирующего переноса.

Рябь несет в себе таблицу истинности сумматора.

Код Ripple Carry Adder VHDL и код Verilog

Чтобы реализовать сумматор переноса с пульсацией, вам понадобится код VHDL и код Verilog. Приведено два примера. Первый включает в себя двухбитные сумматоры с пульсирующим переносом. Между тем, в другом примере создается сумматор переноса пульсации, который собирает каждую входную ширину в качестве параметра.

Приложения Ripple Carry Adder

Часы содержат сумматоры пульсации переноса

• Выполнить сложение для двух N-битных значений
• Цифровая обработка сигналов и микропроцессоры
• Таймеры
• Калькуляторы
• Часы
  

Преимущества и недостатки Ripple Carries Adder

Преимущества

Сумматор с пульсирующим переносом стоит недорого.

Источник:Викисклад

• Дает точные результаты за счет сложения n-бит
• Простой процесс проектирования и разработки
• Недорого

Недостатки

Задержки вызывают неудобства для его общей функциональности

• Одновременно может работать только один полный сумматор.
• Задержки битов переноса замедляют работу.

Сумма просмотра вперед

Логика опережающего переноса вычисляет биты переноса до достижения суммы, эффективно уменьшая временную задержку. Это происходит после генерации сигнала переноса двумя способами. Первый включает биты a и b, равные единице. Между тем, второй подход включает либо перенос, либо биты a или b, равные единице. Эти биты реализованы на предыдущем этапе, а перенос начинается в начале сумматора.

Перенесите схему упреждающего сумматора.

Источник:Викисклад

В сумматоре с неравномерным переносом каждый полный сумматор обрабатывает бит переноса к следующему сумматору перед вычислением суммы. Поэтому этот процесс приводит к длительной задержке.

Обзор

В целом, сумматор с пульсацией переноса обеспечивает возможность сложения двух n-битных чисел вместе в цифровой схеме. Хотя это медленный процесс, он все же имеет полезные приложения, которые существенно помогают в цифровой обработке сигналов. Таким образом, сумматор с неравномерным переносом передает бит переноса в каждую стадию полного сумматора, пока не достигнет конечного полного сумматора. В этот момент он выполнит необходимые вычисления. Однако сумматоры с опережающим переносом выполняют этот расчет быстрее, поскольку в нем используется другой метод. Таким образом, сокращается время задержки.

У вас есть какие-либо вопросы относительно сумматоров с пульсирующим переносом? Свяжитесь с нами!