Ge pMOSFET с высокой подвижностью и пассивированием аморфным Si:влияние ориентации поверхности

Фон

Германий (Ge) привлекает огромные исследовательские интересы в области применения передовых КМОП и тонкопленочных транзисторов из-за его более высокой подвижности отверстий и меньшего теплового баланса по сравнению с Si [1,2,3,4,5,6]. Для достижения высокой мобильности каналов перед формированием пакета затворов требуется процесс пассивации поверхности, ведущий к высокому качеству интерфейса. Несколько методов поверхностной пассивации были разработаны для обеспечения преимуществ подвижности носителей в полевых транзисторах Ge металл-оксид-полупроводник (MOSFET) [1, 2, 7,8,9,10]. Среди этих методов кремниевый (Si) колпачок, пассивированный на Ge, был горячим местом в последние годы из-за его преимуществ, заключающихся в эффективном подавлении интерфейсных состояний и хорошей термостабильности и надежности [11]. Формирование пассивирующего покрытия Si широко изучалось с помощью химического осаждения из газовой фазы (CVD) с прекурсорами SiH ₄ [1], Si ₂ H ₆ [4], Si ₃ H ₈ [12] и электронно-лучевое испарение [13]. Хотя метод химического осаждения из паровой фазы может обеспечить более однородный пассивирующий слой по сравнению с физическим осаждением из паровой фазы (PVD), его скорость пассивирования имеет сильную корреляцию между ориентацией поверхности канала и температурой процесса. Технология PVD может обеспечить улучшенную скорость пассивации даже при комнатной температуре, которая имеет преимущества низкого теплового бюджета и низкой стоимости, что делает ее более подходящей для тонкопленочных транзисторов и приложений для интегрированной 3D-интеграции. В этом письме мы изготовили Ge pMOSFET с высокой подвижностью на (001) -, (011) - и (111) -ориентированных поверхностях с использованием пассивации аморфного Si методом магнетронного распыления. Значительно улучшенная эффективная подвижность дырок μ _eff достигается в транзисторах Ge по сравнению с универсальной мобильностью Si. Влияние ориентации поверхности и толщины аморфного Si t _Si на усиление эффекта пассивации аморфного Si на μ _eff изучаются.

Методы

На рисунке 1а показаны основные этапы процесса изготовления Ge pMOSFET на поверхностях с ориентацией (001) -, (011) - и (111). После предварительной очистки затвора в разбавленном растворе HF (1:50) ультратонкий пассивирующий слой аморфного Si был нанесен на подложки n-Ge магнетронным распылением при целевой мощности 50 Вт. Три длительности пассивации:60 с, 80 с и 100 с. s использовались, соответствующие осаждению 0,5, 0,7 и 0,9 нм t _si , соответственно. После этого HfO ₂ толщиной 5 нм Диэлектрик затвора был нанесен при 250 ° C осаждением атомных слоев с использованием TDMAHf и H ₂ O как предшественники Hf и O соответственно. Электрод затвора из TaN с длиной волны 50 нм был нанесен методом реактивного распыления. Затем на электрод затвора был нанесен рисунок и травление, за которым последовал BF ₂ ⁺ имплантация в области истока / стока (S / D) при 30 кэВ с дозой 1 × 10 ¹⁵ см ^{- 2} . Несамоупорядоченные S / D-металлы из 15 нм никеля были сформированы методом отрыва. Наконец, был проведен быстрый термический отжиг при 400 ° C для активации легирующей примеси и S / D металлизации. На рисунке 1b показано поперечное сечение Ge pMOSFET с Si / SiO ₂ . межфазный слой (ИС). На рис. 1с показано изображение изготовленного Ge pMOSFET, полученное с помощью микроскопа сверху.

а Последовательность процесса, показывающая основные этапы изготовления полевых МОП-транзисторов на основе Ge с различными значениями t _Si . б Схема поперечного сечения Ge pMOSFET с SiO ₂ IL. c Изображение изготовленного Ge pMOSFET, полученное с помощью микроскопа, вид сверху

На рис. 2а, б показаны изображения, полученные с помощью просвечивающего электронного микроскопа (ПЭМ), стопки затвора с высоким значением κ / металл с SiO ₂ . / Si интерфейсный слой (IL) на канале Ge (001) с t _Si 0,5 и 0,9 нм соответственно. На вставках показаны изображения образцов, полученные методом просвечивающей электронной микроскопии (ПЭМВР) с высоким разрешением. Для устройства с t _Si 0,5 нм слой аморфного Si был полностью окислен, а для устройства с 0,9 нм t _Si , после последующих стадий отжига осталось около двух монослоев Si.

Поперечное сечение ПЭМ-изображений стеков затворов Ge pMOSFET с a 0,5 нм t _Si и b 0,9 нм t _Si . Изображения HRTEM на вставках показывают, что Si / SiO ₂ ИЖ образуется между HfO ₂ и канал Ge

Результаты и обсуждение

На рис. 3а показаны измеренные значения I _DS - V _GS и я _G - V _GS кривые типичных Ge pMOSFET на (001) -, (011) - и (111) -ориентированных поверхностях с 0,9 нм t _Si , которые показывают отличные передаточные характеристики. Все транзисторы имеют длину затвора L _G 3 мкм и шириной затвора W 100 мкм. Направление канала [110] для всех ориентаций. Я _DS - V _DS кривые устройств, измеренные при разной перегрузке ворот V _GS - V _TH показаны на рис. 3б. Здесь пороговое напряжение В _TH определяется как V _GS в I _DS из 10 ⁻⁷ А / мкм. Замечено, что Ge (001) pMOSFET обеспечивает более высокий ток возбуждения I _ВКЛ по сравнению с транзисторами на поверхностях (011) и (111) при фиксированном V _GS - V _TH . Позже мы покажем, что это связано с тем, что полевые МОП-транзисторы Ge (001) имеют более высокую эффективную подвижность дырок μ _eff по сравнению с устройствами на двух других ориентациях поверхности. Мы проводим комплексное сравнение электрических характеристик устройств с фиксированным значением t . _Si 0,9 нм, включая I _ВКЛ , перекрытие утечки I _утечка , подпороговое колебание (SS) и V _TH характеристики. Я _утечка определяется как минимум I _DS в V _DS - 0,05 В. На рис. 4а представлен статистический график зависимости I _ВКЛ для Ge pMOSFET различной ориентации и I _ВКЛ был определен как I _DS при V _DS от - 0,5 В и В _GS - V _TH - 0,8 В. Все транзисторы на этом графике имеют напряжение L . _G 3 мкм и W 100 мкм. (001) -ориентированные устройства демонстрируют улучшенное среднее значение I _ВКЛ по сравнению с ориентациями (011) и (111), что объясняется более высокими значениями μ _eff . На рисунке 4b сравнивается I _утечка для устройств, показывая, что транзисторы Ge (001) имеют наименьшее значение I _утечка из них, а полевые МОП-транзисторы Ge (011) имеют нижнее значение I _утечка чем устройства с ориентацией (111). Следует отметить, что I _утечка определяется обратным током p ⁺ / n-переход в области стока, на который влияет фоновая концентрация легирования n-типа в подложке Ge и активация имплантированного p ⁺ присадки. Концентрации легирования n-типа в пластинах разной ориентации не совсем одинаковы. Ориентация поверхности влияет на скорость активации легирующей примеси и качество рекристаллизации S / D областей. Кроме того, хотя I _G ниже I _DS до включения транзисторов это повлияло бы на I _утечка . Аналогичным образом, (001) -ориентированные полевые МОП-транзисторы Ge демонстрируют улучшенные характеристики SS по сравнению с двумя другими ориентациями, что связано с тем, что транзисторы на поверхности (001) имеют более низкую плотность межзонного состояния интерфейса D _это по сравнению с другими устройствами. На рис. 4d показано, что устройства в разной ориентации имеют разное V . _TH . На основании результатов на рис. 4 делается вывод, что при фиксированном t _Si Наилучшие электрические характеристики имеют полевые МОП-транзисторы Ge pMOSFET с ориентацией (001) 0,9 нм.

а Измерено I _DS - V _GS и я _G - V _GS кривые (001) -, (011) - и (111) -ориентированные Ge pMOSFET с 0,9 нм t _Si показывая отличные передаточные характеристики. б Я _DS - V _DS кривые, измеренные при различных V _GS - V _TH для устройств

Сравнение а Я _ВКЛ , b Я _утечка , c SS и d V _TH для (001) -, (011) - и (111) -ориентированных Ge pMOSFET с a t _Si 0,9 нм

Толщина Si / SiO ₂ ИЖ в транзисторах с 0,9 нм t _Si на различных ориентациях поверхности изучаются с помощью инверсионной емкости C _inv по сравнению с V _GS измерения, как показано на рис. 5. Прямые и обратные измерения с разверткой показывают пренебрежимо малый гистерезис в устройствах. Транзисторы имеют одинаковую величину C _inv , ~ 1,56 мкФ / см ² , что соответствует эффективной емкостной толщине (CET) 2,2 нм. На рисунке 5b показаны статистические результаты насыщенного C _inv для устройств, которые демонстрируют очень небольшую разницу в C _inv в транзисторах с разной ориентацией поверхности. Это указывает на то, что скорость пассивации аморфного Si магнетронным распылением не зависит от ориентации поверхности. Правило сдвига влево-вправо C _inv - V _GS кривые хорошо согласуются с кривой V _TH для устройств на рис. 4d, что может быть вызвано несколько различающейся концентрацией легирования в подложках с разной ориентацией.

а Сравнение инверсии C _inv - V _GS кривые среди Ge pMOSFET с 0,9 нм t _Si на разные ориентации. Показаны как прямая, так и обратная развертка. б Статистические графики для насыщенного C _inv устройств, показывающих незначительные различия в C _inv в режиме инверсии

На рисунке 6 сравниваются характеристики подвижности транзисторов с 0,9 нм t _Si на различной ориентации поверхности. μ _eff был извлечен с использованием метода наклона полного сопротивления [14]. Полевые МОП-транзисторы на основе Ge (001) демонстрируют гораздо более высокую подвижность каналов по сравнению с устройствами с ориентацией (011) и (111). Транзисторы на подложке (001) достигают пика μ _eff 278 см ² / В · с при плотности заряда инверсии Q _inv из ~ 3,5 × 10 ¹² см ⁻² , что в 2,97 раза выше универсальной подвижности Si. Шероховатость поверхности на границе Si / Ge и плотность интерфейсных состояний ( D _это ) может повлиять на μ _eff устройств с высокой плотностью инверсной несущей. Маловероятно, что коммерчески приобретаемые пластины Ge с различной ориентацией поверхности имеют очевидную разницу в шероховатости поверхности. Поэтому предполагается, что повышение подвижности в устройствах с ориентацией (001) в основном связано с уменьшенным рассеянием носителей, вносимым интерфейсными состояниями. В этой работе мы оцениваем средний промежуток D _это устройств, и с фиксированным t _Si 0,9 нм, (001) -ориентированные полевые МОП-транзисторы на основе Ge действительно имеют более низкий средний зазор D _это по сравнению с другими ориентациями.

Участок μ _eff против Q _inv для Ge pMOSFET с 0,9 нм t _Si на подложках с ориентацией (001) -, (011) - и (111). Полевые МОП-транзисторы Ge (001) достигают увеличения в 2,97 раза в μ _eff на Q _inv из 3,5 × 10 ¹² см ⁻² по сравнению с универсальной мобильностью Si. μ _eff был извлечен с использованием метода наклона полного сопротивления [17]

Влияние t _Si электрические характеристики Ge pMOSFET также исследуются. На рис. 7а, б представлены измеренные значения I _DS - V _GS и я _DS - V _DS кривые соответственно (111) -ориентированных Ge pMOSFET с t _Si 0,5, 0,7 и 0,9 нм при V _DS от - 0,05 и - 0,5 В. Транзисторы имеют L _G 1,5 мкм. Замечено, что полевые МОП-транзисторы Ge с длиной волны 0,9 нм t _Si демонстрируют улучшенные характеристики передачи по сравнению с устройствами с более тонкими t _Si , но я _ВКЛ устройства уменьшается с увеличением t _Si . В V _DS от - 1,5 В и В _GS - V _TH из - 0,8 В, Ge (111) pMOSFET с 0,5 нм t _Si демонстрирует улучшение на 32% в I _ВКЛ по сравнению с устройством с 0,9 нм t _Si . На рисунке 8 показаны статистические результаты I _ВКЛ , Я _утечка , SS и V _TH полевых МОП-транзисторов Ge на (111) -ориентации с разными t _Si . Из рис. 8а видно, что транзисторы с 0,5 нм t _Si добиться улучшенного I _ВКЛ по сравнению с аппаратами с более толстым t _Si , что связано с транзистором с 0,5 нм t _Si с меньшим CET, что приводит к более высокому C _inv . Замечено, что Я _утечка уменьшается с увеличением t _Si (Рис. 8b), а транзисторы с 0,5 нм t _Si имеет худшие характеристики ТС по сравнению с приборами с пассивирующим слоем аморфного кремния 0,7 и 0,9 нм (рис. 8в). Это может быть связано с транзисторами с 0,5 нм t _Si имея более высокий средний промежуток D _это . Связь между SS и midgap D _это полевого МОП-транзистора Ge можно выразить как SS =ln (10) ⋅ ( kT / q) ⋅ [1 + ( C _это + C _d ) / C _вол ], где C _бык , C _d , и C _это - емкость оксида, емкость обедненного слоя и емкость от интерфейсных ловушек, соответственно. C _это можно рассчитать по q × D _это , были D _это - плотность ловушек на границе раздела. Хотя транзистор с 0,5 нм t _Si имеет больший C _бык по сравнению с двумя другими устройствами его более высокий средний диапазон D _это может привести к тому, что СС будет хуже устройств с более толстым t _Si . Пассивирование поверхности также повлияет на I _утечка от стока к истоку. С подметанием V _GS из положения в отрицательное, канал переходит из режима накопления в режим инверсии. Однако если D _это высокий, некоторые точки на поверхности канала закреплены интерфейсными ловушками, и могут образовываться пути утечки, увеличивая I _утечка от стока к истоку. Как показано на рис. 8d, полевые МОП-транзисторы Ge (111) показывают сдвиг на V _TH на отрицательное V _GS направление с увеличением t _Si , что связано с увеличением CET. Вдобавок плотность ловушек в нижней половине запрещенной зоны, кажется, увеличивается с более тонкими t _Si , что может привести к смещению V _TH [2].

а Я _DS - V _GS и я _G - V _GS и b Я _DS - V _DS кривые полевых МОП-транзисторов на основе Ge (111) с различными значениями t _Si . Транзистор с 0,5 нм t _Si показывает улучшение I на 32% _ВКЛ по сравнению с устройством с 0,9 нм t _Si в V _DS от - 1,5 В и В _GS - V _TH из - 0,8 В

Сравнение а Я _ВКЛ , b Я _утечка , c SS и d V _TH для (111) -ориентированных Ge pMOSFET с 0,5, 0,7 и 0,9 нм t _Si показывает, что транзисторы с 0,5 нм t _Si лучше я _ВКЛ , но хуже СС и я _утечка характеристики по сравнению с аппаратами с большей толщиной t _Si

На рисунке 9a показан C _inv как функция от V _GS кривые для Ge pMOSFET на поверхности с ориентацией (111) с t _Si 0,5, 0,7 и 0,9 нм, измеренные на частоте 300 кГц. Значения CET в областях инверсии получены равными 1,8, 1,9 и 2,2 нм для устройств с 0,5, 0,7 и 0,9 нм t _si , соответственно. μ _eff как функция от Q _inv Характеристики устройств извлечены и показаны на рис. 9б. Ge pMOSFET с ориентацией (111) с длиной волны 0,7 нм t _si достигает максимальной подвижности 229 см ² / V s, что в 2,27 раза выше по сравнению с универсальной подвижностью Si. Следует отметить, что устройства с 0,5 нм t _Si демонстрируют значительно улучшенный μ _eff над транзисторами с большей толщиной t _Si на высоком Q _inv (например, 10 ¹³ см ⁻² ). Это также приводит к более высокому I _ВКЛ при высоком V _GS - V _TH в устройствах с 0,5 нм t _Si по сравнению с приборами на 0,7 и 0,9 нм t _Si . μ _eff на высоком Q _inv уменьшается как t _Si увеличивается с 0,5 нм до 0,7 ~ 0,9 нм, что объясняется тем, что большая шероховатость поверхности приводит к более сильному рассеянию шероховатости поверхности носителей. Во время пассивации поверхности Ge с помощью магнетронного распыления при комнатной температуре диффузия поверхностных атомов сильно подавляется. Итак, с увеличением t _Si , шероховатость поверхности больше, что можно наблюдать из изображений ПЭМВР на рис. 2.

а C _inv - V _G характеристики, измеренные на частоте 300 кГц для (111) -ориентированных устройств с 0,5, 0,7 и 0,9 нм t _Si . б μ _eff как функция от Q _inv для Ge pMOSFET [17]

На рис. 10 мы тестируем μ _eff Ge pMOSFET в этой работе с таковыми из описанных релаксированных Ge-транзисторов с Si путем испарения электронным пучком, SiH ₄ , Si ₂ H _6, и Si ₃ H ₈ пассивация. По сравнению с аморфным Si, полученным методом электронно-лучевого испарения в [5]. [15], Ge pMOSFET в этой работе демонстрируют значительно улучшенные μ _eff . Видно, что при аналогичном CET полевые МОП-транзисторы Ge, использующие пассивацию аморфного кремния магнетронным распылением, имеют меньшее значение μ _eff по сравнению с устройствами с Si ₂ H ₆ пассивация. Процесс пассивации с использованием аморфного Si требует дальнейшей оптимизации для увеличения подвижности носителей.

а μ _eff для Ge pMOSFET в этой работе по сравнению с опубликованными результатами для релаксированных Ge pMOSFET. б , c Бенчмаркинг μ _eff извлечено в Q _inv =5 × 10 ¹² и 1 × 10 ¹³ см ⁻² , соответственно, полевых МОП-транзисторов Ge с разными значениями CET [18, 19]

Ge pMOSFET с разными t _Si на (001) -ориентированной поверхности. На рис. 11а, б показаны измеренные значения I _DS - V _GS и я _DS - V _DS кривые, соответственно, пары полевых МОП-транзисторов Ge (001) с 0,5 и 0,9 нм t _Si . Подобно устройствам с ориентацией (111), Ge (001) pMOSFET с 0,5 нм t _Si получает улучшение в I _ВКЛ но деградация в I _утечка по сравнению с транзистором на 0,9 нм t _Si .

а Измерено I _DS - V _GS и я _G - V _GS кривые (001) -ориентированных Ge pMOSFET с 0,5 и 0,9 нм t _Si . б Я _DS - V _GS кривые устройств

Средний промежуток D _это характеристики Ge pMOSFET исследуются методом [16], а значения D _это рассчитываются по D _это =[SSlog (e) / ( kT / q ) - 1] C _G / q , [16] где q - заряд электрона, k постоянная Больцмана, T - абсолютная температура, а C _G - измеренная емкость затвора на единицу площади. На рисунке 12 показан D . _это как функция толщины аморфного Si с различной ориентацией поверхности Ge. Для (111) -ориентированной поверхности прибор с 0,7 нм t _si имеет самый низкий D _это ценность. При длине волны 0,9 нм t _Si , (001) -ориентированное устройство имеет нижнюю D _это по сравнению с транзисторами других ориентаций.

Д _это в зависимости от толщины аморфного Si с различной ориентацией поверхности Ge

Наконец, мы сравниваем ключевые электрические характеристики Ge pMOSFET для различных ориентаций в таблице 1. С фиксированным t _Si , Ge (001) pMOSFET имеет улучшенные электрические характеристики по сравнению с двумя другими ориентациями. Ток привода можно увеличить, уменьшив t _Si от 0,9 нм до 0,5 нм, что связано с тем, что тоньше t _Si обеспечивает значительное снижение CET, не вызывая ухудшения в μ _eff .

Выводы

Ge pMOSFET, пассивированный аморфным Si, продемонстрирован на подложке с ориентацией (001) -, (011) - и (111). С t _Si 0,9 нм, улучшенный I _ВКЛ и характеристики SS получены в Ge pMOSFET с ориентацией (001) по сравнению с устройствами с ориентацией (011) и (111) из-за более высоких значений μ _eff и нижняя середина промежутка D _это . Ge (001) pMOSFET с 0,9 нм t _Si достичь максимальной подвижности 278 см ² / V с при Q _inv из 3,5 × 10 ¹² см ⁻² , что в 2,97 раза выше универсальной подвижности Si. Показано, что Я _ВКЛ устройств улучшается с уменьшением t _Si за счет снижения среднеевропейского времени. Но Ge pMOSFET с более толстым t _Si демонстрируют превосходные подпороговые колебания и пол утечки благодаря этому среднему зазору D _это можно уменьшить, увеличив t _Si .

Сокращения

ALD:

Осаждение атомного слоя

BF ₂ ⁺ :

Ион фторида бора

CET:

Емкостная эффективная толщина

Ge:

Германий

GeO _x :

Оксид германия

HF:

Плавиковая кислота

HfO ₂ :

Диоксид гафния

HRTEM:

Просвечивающий электронный микроскоп высокого разрешения

IL:

Межфазный слой

МОП-транзисторы:

Полевые транзисторы металл-оксид-полупроводник

Ни:

Никель

Si:

Кремний

SS:

Подпороговое колебание

TaN:

Нитрид тантала

TDMAHf:

Тетракис (диметиламидо) гафний