Ультра-низкопотребляющий резистор-бесплатный опорный напряжение с исключительным PSRR

Аннотация

В этой статье представлен нановаттный резистор-бесплатный субпороговый опорный напряжение с высоким коэффициентом подавления питающего напряжения (PSRR). Предлагается самосмещенный MOS делитель напряжения для обеспечения тока смещения для всего опорного напряжения, который является током с положительным температурным коэффициентом (ТК), содержащим характеристики порогового напряжения. Внедряя сгенерированный ток в транзистор с иным пороговым напряжением, реализуется дельта пороговое напряжение с сильно сниженным отрицательным ТК и одновременно температурно-компенсируется генерируемым положительным ТК элементом. Таким образом, температурно-стабильное опорное напряжение достигается в предложенном компактном методе с низким потреблением энергии и высоким PSRR. Результаты верификации в 65-нм CMOS технологии демонстрируют, что минимальное напряжение питания может быть всего 0,35 В с активной площадью 0,00182 мм². Сгенерированное опорное напряжение составляет 148 мВ, с ТК 28 ppm/°C для диапазона −30 до 80 °C. Линейная чувствительность 1,8 мВ/В, а PSRR без любого фильтрующего конденсатора при 100 Гц составляет 53 дБ при потреблении 2,28 нВт.

Введение

Опорное напряжение — один из основных модулей в электронных системах, широко используемый в медицинской электронике, управлении питанием, беспроводных экологических сенсорах и коммуникационных схемах. По мере того как напряжение питания электронных систем продолжает снижаться с улучшением технологии, требования к низкопотребляющему опорному напряжению с нанотехнологией критически возрастают.

Конвенциональные опорные напряжения основаны на схеме бандгэп опорного напряжения (BGR), которая является взвешенной суммой V_BE и термического напряжения. Однако из-за нелинейного температурного поведения V_BE, необходимо использовать подходы компенсации кривизны для улучшения точности BGR. Другой недостаток BGR — потребление энергии. V_BE около 0,7 В без сокращения с улучшением процесса, что абсолютно ограничивает напряжение питания. Это делает BGR непригодными для низковольтных и нанотехнологических приложений.

Для достижения низкопотребляющей работы, MOS-только субпороговые опорные напряжения постепенно принимаются. Транзисторы в слабой инверсии имеют присущие преимущества в низкопотребляющих приложениях с очень малым током, поэтому потребление энергии относительных опорных напряжений может быть эффективно снижено. Кроме того, поскольку характеристики MOSFET согласованы с улучшением процесса, опорное напряжение на основе MOSFET более адаптивно к передовым технологиям. Кроме того, использование резисторов также следует избегать в низкопотребляющих приложениях. Поскольку ток в опорном напряжении обычно обратно пропорционален значению сопротивления, низкое рассеяние энергии означает высокоомные резисторы, которые могут индуцировать большой шум, занимая большую площадь кристалла.

Коэффициент подавления питающего напряжения (PSRR) — еще один важный параметр опорного напряжения. Конвенциональные решения для улучшения PSRR идут ценой площади кристалла и потребления энергии, таких как дополнительные усилители, длинноканальные транзисторы, каскодные структуры и дополнительные ступени усиления.

Для преодоления упомянутых выше проблем, в этой краткой статье предлагается нановаттный MOSFET-базированный резистор-бесплатный субпороговый опорный напряжение с высоким PSRR, подходящий для передовых технологий, таких как нанотехнологический процесс. Самосмещенный MOSFET делитель напряжения для улучшения PSRR принимается в предлагаемом опорном напряжении, который может генерировать ток с положительным ТК, содержащий характеристики порогового напряжения. Ток служит токами смещения для всего опорного напряжения. Кроме того, пороговое напряжение, встроенное в ток смещения, воспроизводится путем внедрения тока смещения в MOSFET с разными пороговыми напряжениями. С предложенным методом получается дельта пороговое напряжение (ΔV_TH) с сильно сниженным отрицательным ТК. Кроме того, взвешенный пропорциональный абсолютной температуре (PTAT) элемент также получается, в то время как взвешенная сумма ΔV_TH и PTAT напряжения реализуется одновременно. Блаза взаимной ТК компенсации двух разных пороговых напряжений, требуемое PTAT напряжение может быть сильно снижено для температурной компенсации. Этим методом MOSFET-только резистор-бесплатный опорный напряжение достигается компактной структурой с низким потреблением энергии.

Метод

Как показано на рис. 1, предлагаемое опорное напряжение состоит из схемы запуска, самосмещенного генератора тока и схемы генерации V_REF. Все n-канальные MOSFET — среднее пороговое напряжение N-тип металл-оксид-полупроводник (mvt NMOS). MP4 — высокое пороговое напряжение P-тип металл-оксид-полупроводник (hvt PMOS), а остальные p-канальные MOSFET — среднее пороговое напряжение PMOS (mvt PMOS). Все транзисторы на рис. 1 работают в субпороговой области, кроме тех в схеме запуска.

Схема предлагаемого опорного напряжения.

Схема запуска

Схема запуска состоит из MP5, MP6 и MN4. В начале этапа включения потенциал затвора MP6 низок и MP6 открыт. Ток, генерируемый MP6, поднимает потенциал затвора MN1 и MN2, и вся схема начинает работать. Одновременно MP5 заряжает запускающий конденсатор MN4. С процедурой зарядки MN4 транзистор MP6 постепенно закрывается, что делает схему запуска отключенной от ядра предлагаемого опорного напряжения без дополнительного рассеяния энергии. Этим методом предлагаемое опорное напряжение может работать в желаемой рабочей точке, избегая вырожденной точки.

Самосмещенный генератор тока

Средняя часть на рис. 1 — самосмещенный генератор тока, основанный на MOSFET-только делителе напряжения. Ток смещения с положительным ТК для всего опорного напряжения генерируется в этой части, который связан с средним пороговым напряжением NMOS. Уникальная характеристика представленного тока смещения принимается для реализации предлагаемого опорного напряжения удобным способом, который будет проанализирован в разделе «Метод».

Что касается вольт-амперной характеристики транзистора в субпороговой области, ток стока транзистора в субпороговой области становится почти независимым от V_DS при V_DS > 4V_T, где V_T = kT/q — термическое напряжение, k — постоянная Больцмана, q — элементарный заряд, T — абсолютная температура. Следовательно, ток может быть выражен как:

$$ I_D = S I_{SQ} \exp \left(\frac{V_{GS} - V_{TH}}{m V_T}\right) $$ (1)

где S = W/L — отношение аспектов, m — фактор субпорогового наклона, V_TH — пороговое напряжение, I_SQ — специфический ток, представленный как:

$$ I_{SQ} = \mu C_{OX} (m-1) V_T^2 $$ (2)

где μ — подвижность носителей, C_OX — емкость оксида на единицу площади.

Следовательно, токи через MOSFET-только делитель напряжения, образованный MN1, MN2 и MN3, могут быть выражены как:

$$ I_{D\_MN1} = S_{MN1} I_{SQN} \exp \left(\frac{V_{GS\_MN1} - V_{THN}}{m V_T}\right) $$ (3) $$ I_{D\_MN2} = S_{MN2} I_{SQN} \exp \left(\frac{V_{GS\_MN2} - V_{THN}}{m V_T}\right) $$ (4) $$ I_{D\_MN3} = S_{MN3} I_{SQN} \exp \left(\frac{V_{GS\_MN3} - V_{THN}}{m V_T}\right) $$ (5)

где I_SQN — специфический ток NMOS, V_THN — пороговое напряжение NMOS.

Поскольку отношения аспектов MN2 и MN3 одинаковы и I_D_MN2 = I_D_MN3, V_GS_MN2 = V_GS_MN3 гарантируется. Это делает V_GS_MN1 = 2 V_GS_MN2. Кроме того, PMOS транзисторы формируют токовые зеркала и определяют токовые отношения K_1 = S_MP1/S_MP2 и K_2 = S_MP3/S_MP2. Отношение стоковых токов между MN1 и MN2 можно выразить как:

$$ I_{D\_MN1} = K_1 I_{D\_MN2} $$ (6)

Комбинируя уравнения (3)–(6), V_GS_MN2 и I_D_MN2 можно дать как:

$$ V_{GS\_MN2} = m V_T \ln \left(\frac{K_1 S_{MN2}}{S_{MN1}}\right) $$ (7) $$ I_{D\_MN2} = S_{MN2} I_{SQN} \exp \left(\ln \frac{K_1 S_{MN2}}{S_{MN1}} - \frac{V_{THN}}{m V_T}\right) $$ (8)

Для удобства анализа уравнение (8) можно сократить как:

$$ I_{D\_MN2} = a T^{2-n_1} \exp \left(b - \frac{V_{THN}}{m V_T}\right) $$ (9)

где a = S_MN2 μ_n0 C_OX (m-1) (k/q)² и b = ln(K_1 S_MN2/S_MN1) независимы от температуры, μ_n0 — температурно-независимый фактор подвижности носителей, n_1 — абсолютная температурная экспонента подвижности носителей, обычно около 1,5.

Как показано в уравнении (9), пороговое напряжение V_THN комплементарно абсолютной температуре (CTAT), в то время как термическое напряжение V_T пропорционально абсолютной температуре (PTAT). По мере повышения температуры V_THN/(m V_T) уменьшится, так что положительные токовые характеристики тока смещения будут усилены.

Этим методом достигается ток смещения с положительным ТК на MOSFET-только структуре, который несет характеристики порогового напряжения NMOS.

V_REF генерирующая схема

V_REF генерирующая схема показана в правой части рис. 1, которая образована только двумя транзисторами, MP3 и MP4. Из-за работы в субпороговой области, I_D_MP4 можно записать как:

$$ I_{D\_MP4} = S_{MN4} I_{SQP} \exp \left(\frac{|V_{GS\_MP4}| - |V_{THP}|}{m V_T}\right) $$ (10)

где I_SQP — специфический ток PMOS, V_THP — V_TH PMOS.

Поскольку I_D_MP4 = K_2 I_D_MN2, характеристики порогового напряжения NMOS, V_THN, могут быть переданы к выходному узлу и наложены с характеристиками порогового напряжения PMOS, V_THP. Из уравнений (8) и (10), V_REF можно записать как:

$$ V_{REF} = |V_{THP}| - V_{THN} + m V_T \ln \left(\frac{K_2 S_{MN2} I_{SQn}}{S_{MP4} I_{SQP}}\right) + m V_T \ln \left(\frac{K_1 S_{MN2}}{S_{MN1}}\right) $$ (11)

Как показано в первых двух членах уравнения (11), реализуется дельта пороговое напряжение. Поскольку V_TH = V_TH0 - βT, где V_TH0 — пороговое напряжение при 0 К, β — ТК порогового напряжения, сгенерированное дельта пороговое напряжение является CTAT напряжением со сильно сжатым ТК при |βV_THP| > βV_THN. Кроме того, два дополнительных PTAT напряжения одновременно реализуются и показаны в последних двух членах уравнения (11), которые используются для компенсации сниженного ТК дельта порогового напряжения. Следовательно, компактное температурно-стабильное опорное напряжение достигается без сложной структуры, которое стабильно при |V_THP0| - V_THN0.

Основываясь на предыдущем анализе, низкопотребляющее MOSFET-только опорное напряжение реализовано в этой статье, которому требуются только три ветви в ядре. С уникальными характеристиками самосмещенного источника тока, один диодно-связанный PMOS принимается для достижения CTAT напряжения со сжатым ТК, PTAT генератора напряжения и взвешенной суммы одновременно. Кроме того, предлагаемая структура построена только из MOSFET, а сгенерированное опорное напряжение пропорционально дельта пороговому напряжению. Поэтому предлагаемое опорное напряжение более подходит для низкопотребляющих приложений с нанотехнологией, которое может быть расширено на более передовые технологии.

PSRR предлагаемого опорного напряжения

Для иллюстрации производительности PSRR, пути от шума питающего напряжения к V_REF и соответствующие эквивалентные функциональные диаграммы показаны на рис. 2.

Пути шума питающего напряжения.

Основываясь на рис. 2, маломодельная схема пути 3 показана на рис. 3, и может быть получено следующее уравнение:

$$ \frac{v_{dd} - v_A}{r_{ds,MP1}} + g_{m,MP1} v_{dd} = \frac{v_A}{r_{ds,MN1}} + g_{m,MN1} v_A $$ (12)

Малая сигнальная модель пути 3.

Из уравнения (12) выражение шума питания через путь 3 к узлу A может быть дано как:

$$ Av_{path3} = \frac{v_A}{v_{dd}} = \frac{r_{ds,MN1} + g_{m,MP1} r_{ds,MN1} r_{ds,MP1}}{r_{ds,MP1} + r_{ds,MN1} + g_{m,MN1} r_{ds,MN1} r_{ds,MP1}} $$ (13)

Транскондуктанс транзистора, работающего в субпороговой области, g_m = I_D/m V_T. Следовательно, отношение между g_m,MP1 и g_m,MN1 с тем же током может быть дано как g_m,MP1 = g_m,MN1. Тогда уравнение (13) упрощается как:

$$ Av_{path3} \approx 1 $$ (14)

Узел B также влияет на узел A через путь 1, но эффект противоположен пути 3, что можно выразить как:

$$ Av_{path1} \approx -1 $$ (15)

Для V_A = 2 V_GS,MN2, усиление пути 2 дается как:

$$ Av_{path2} = -\frac{1}{2} g_{m,MN2} \left(2 r_{ds,MN2} \parallel \frac{1}{g_{m,MP2}}\right) \approx -\frac{1}{2} $$ (16)

Эффект v_dd на узел B через путь 4 можно записать как:

$$ Av_{path4} = \frac{2 r_{ds,MN2}}{(1/g_{m,MP2}) + 2 r_{ds,MN2}} = \frac{2 g_{m,MP2} r_{ds,MN2}}{1 + 2 g_{m,MP2} r_{ds,MN2}} $$ (17)

От узла A к узлу B на рис. 2 можно получить два дополнительных уравнения:

$$ Av_{path4} v_{dd} + Av_{path2} V_A = V_B $$ (18) $$ Av_{path3} v_{dd} + Av_{path1} V_B = V_A $$ (19)

Согласно уравнениям (18) и (19), шум на V_B может быть дан как:

$$ V_B = \frac{2 g_{m,MP2} r_{ds,MN2} - 1}{1 + 2 g_{m,MP2} r_{ds,MN2}} v_{dd} \approx v_{dd} $$ (20)

С помощью предлагаемого самосмещенного источника тока, выходной узел части генератора тока, B, может отслеживать малые вариации питающего напряжения, что выгодно для улучшения PSRR всего опорного напряжения.

Схожим методом, усилений шума питания путей 5 и 6 могут быть представлены уравнениями (21) и (22):

$$ Av_{path5} = g_{m,MP3} \left(r_{ds,MP3} \parallel \frac{1}{g_{m,MP4}}\right) $$ (21) $$ Av_{path6} \approx 1 $$ (22)

Учитывая связь путей шума генератора опорного напряжения на рис. 2, эффект шума питания на опорное напряжение V_REF может быть определен путями 5 и 6:

$$ v_{REF} = Av_{path5} V_B + Av_{path6} v_{dd} = \frac{1}{1 + g_{m,MP4} r_{ds,MP3}} v_{dd} = \frac{1}{1 + \frac{\exp(V_{DS,MP3}/V_T) - 1}{m}} v_{dd} $$ (23)

Для V_DS > 4 V_T экспоненциальный член в уравнении (23) очень велик. Это делает производительность PSRR сильно улучшенной с увеличением V_DS,MP3. В предлагаемом дизайне минимальное V_DS,MP3 более 200 мВ, что означает, что изменение питающего напряжения мало влияет на V_REF. Таким образом, предлагаемая структура имеет хорошую производительность PSRR.

Результаты и обсуждение

Опорное напряжение реализовано в 65-нм CMOS процессе, чья разводка показана на рис. 4, занимающая 0,00182 мм² активной площади.

Разводка предлагаемой схемы.

Рис. 5 показывает линейную регуляцию предлагаемого опорного напряжения при 27 °C. Как показано на рис. 5, минимальное напряжение питания может быть всего 350 мВ, а сгенерированное опорное напряжение V_REF составляет около 148 мВ. Линейная чувствительность (LS) составляет 1,8 мВ/В.

Волна V_REF в зависимости от напряжения питания.

Температурная характеристика V_REF с 350 мВ напряжением питания показана на рис. 6. ТК V_REF составляет 28 ppm/°C от −30 до 80 °C. V_REF показывает положительные температурные характеристики ниже −15 °C и выше 25 °C, в то время как отрицательные температурные характеристики в среднем температурном регионе.

Температурная зависимость V_REF.

Рис. 7 показывает потребление тока в зависимости от температуры с 350 мВ напряжением питания. Ток показывает положительный ТК. Потребление энергии при комнатной температуре составляет около 2,28 нВт.

Потребление тока в зависимости от температуры.

Рис. 8 показывает результат PSRR при 27 °C с 350 мВ напряжением питания, где PSRR без выходного фильтрующего конденсатора превышает 53 дБ до 100 Гц. Как упоминалось выше, производительность PSRR может быть еще улучшена с увеличением напряжения питания, что означает, что PSRR на рис. 8 является худшим случаем предлагаемого опорного напряжения.

PSRR предлагаемого опорного напряжения.

Распределения необрезанного V_REF при 27 °C с 100 образцами показано на рис. 9. Среднее значение и стандартное отклонение V_REF составляют 147 мВ и 3,97 мВ соответственно, что дает разброс (σ/μ) 2,7%.

Распределения необрезанного V_REF.

Таблица 1 суммирует характеристики предлагаемого опорного напряжения и сравнивает его с некоторыми ранее сообщенными опорными напряжениями.

Заключение

В этой статье представлено резистор-бесплатное низкопотребляющее опорное напряжение с высоким PSRR, подходящее для нанотехнологических приложений и расширяемое на более передовые процессы. С помощью самосмещенного источника тока на базе MOSFET делителя напряжения, требуемое CTAT напряжение, PTAT напряжение и взвешенная сумма могут быть одновременно реализованы в компактной структуре. Более того, дельта пороговое напряжение выбрано как CTAT напряжение, которое имеет сильно сниженный отрицательный ТК. Это также делает требуемое значение PTAT напряжения сжатым. Следовательно, напряжение питания и потребление тока могут быть снижены. Все части построены только из MOSFET, что дает приоритет в энергочувствительных высокоинтегрированных приложениях, таких как SoC.

Аббревиатуры

BGR:

Бандгэп опорное напряжение

CTAT:

Комплементарное абсолютной температуре

hvt:

Высокое пороговое напряжение

LS:

Линейная чувствительность

mvt:

Среднее пороговое напряжение

PSRR:

Коэффициент подавления питающего напряжения

PTAT:

Пропорциональное абсолютной температуре

TC:

Температурный коэффициент