Оптимизация программирования бесконденсаторного 1T DRAM на базе двух затворов TFET

Аннотация

Большие объемы конденсаторов и повышенные токи утечки в традиционных ячейках 1T-1C DRAM препятствуют дальнейшему масштабированию. Туннельный полевой транзистор (TFET) со своим ультра-низким током утечки в закрытом состоянии и крутым субпороговым наклоном является перспективной альтернативой. Это исследование представляет архитектуру бесконденсаторного 1T DRAM, использующую двух затвор TFET (DG-TFET). Двухзатворная конструкция разделяет функции записи и чтения, обеспечивая превосходную производительность: время удержания (RT) превышает 2 с и минимальная температурная чувствительность. Используя симуляции Silvaco-Atlas, мы разрабатываем системную стратегию оптимизации программирования, которая максимизирует отношение тока чтения-1/чтения-0 (до 10⁷) при сохранении долгого удержания, тем самым снижая частоту обновления и динамическое потребление энергии.

Введение

Динамическая оперативная память (DRAM) стала неотъемлемым компонентом в мобильных и вычислительных системах [1-3]. Однако по мере уменьшения геометрии устройств конденсаторы в обычных ячейках 1T-1C DRAM занимают большую часть площади, препятствуя дальнейшему масштабированию. Перспективной альтернативой является бесконденсаторное 1T DRAM, основанное на транзисторе с плавающим затвором. Этот подход может дать более высокую плотность упаковки [4], но страдает от температурно-зависимых токов чтения, поскольку перенос заряда при чтении опирается на термионную эмиссию, что приводит к субпороговому склону выше 60 мВ/дек и увеличенной утечке [5-9].

TFET, проводящие через зонно-зонный туннелинг (BTBT), предлагают суб-60 мВ/дек SS, ультра-низкую утечку в закрытом состоянии и слабую температурную зависимость [10-14]. Их высокое отношение I_on/I_off делает их привлекательными как основной транзистор в ячейке DRAM [15]. Предлагалось DRAM на базе DG-TFET, где операция записи накапливает заряд через BTBT на стороне стока под Воротами 2, а операция чтения извлекает ток через BTBT на стороне истока под Воротами 1 [16-18]. Хотя предыдущие работы демонстрировали RT значения выше 64 мс и сниженную температурную чувствительность, отношение тока чтения-1/чтения-0 оставалось неоптимальным из-за неидеальных условий программирования.

Поэтому мы представляем подробное руководство по оптимизации программирования для DG-TFET DRAM, используя симуляции Silvaco-Atlas для выявления оптимальных смещений для этапов записи, удержания и чтения. Оптимизированные условия дают отношение тока чтения-1/чтения-0 10⁷ и RT более 2 с, при значительном снижении тока чтения-0 и общего потребления энергии.

Методы

Исследуемая структура DG-TFET изображена на рис. 1. Исток (P⁺) и сток (N⁺) имеют легирование 1×10²⁰ см⁻³. Внутренний канал разделен на Ворота 1 (N⁺ полисилиций) и Ворота 2 (P⁺ полисилиций) с зазором 50 нм. Ворота 2 формирует глубокую физическую яму для хранения дыр, в то время как Ворота 1 обеспечивает область с низкой концентрацией дыр для облегчения чтения. Параметры устройства: толщина объемного Si 20 нм; длина Ворот 1 400 нм; длина Ворот 2 200 нм; толщина затворного оксида 3 нм.

Схема ячейки DG-TFET DRAM. Исток P⁺, сток N⁺, Ворота 1 — N⁺ полисилиций, Ворота 2 — P⁺ полисилиций.

Симуляция использует Silvaco-Atlas с нелокальной моделью BTBT [19] и параметрами, откалиброванными на экспериментальных данных [20]. Включены Шокли-Рид-Холл рекомбинация, Ферми-статистика и полевозависимая подвижность. Время жизни электронов и дыр установлено 100 нс, температура по умолчанию 300 К.

Результаты и обсуждение

Операция записи

Во время операции записи-1 отрицательное смещение на Воротах 2 поднимает зоны канала под затвором, сужая BTBT барьер между каналом и стоком. Это способствует туннелированию электронов в сток, полностью истощая канал под Воротами 2 и оставляя глубокую потенциальную яму, которая захватывает сгенерированные дыры. Последующая операция записи-0 применяет положительное смещение на Воротах 2, позволяя накопленным дырам рекомбинировать на стороне стока. Оптимальная величина отрицательного смещения — -1,3 В для записи-1 и +1,3 В для записи-0, так как более высокие абсолютные напряжения насыщают BTBT и не дают дальнейшего улучшения накопления дыр.

Концентрации дыр на поверхности канала после записи. Сплошная линия: запись-1; пунктирная: запись-0.

Операция удержания

После записи ячейка удерживается при небольшом отрицательном смещении на Воротах 2 (-0,2 В) для углубления потенциальной ямы и подавления рекомбинации дыр в интервале удержания-1. Отрицательное смещение во время удержания-0 нечаянно снизило бы туннельный барьер у стока, ускоряя рекомбинацию и деградируя состояние 0. Таким образом, -0,2 В — оптимальное удерживающее смещение для обоих состояний.

Скорость рекомбинации после удержания. (a) 0 В; (b) -0,5 В. (c) Энергетическая диаграмма зон; (d) Концентрация дыр после удержания-0.

Операция чтения

Чтение выполняется со смещением стока 1 В. Ворота 1 зафиксирована на +1 В для максимизации BTBT на истоке, повышая ток чтения-1. Ворота 2 настраивается на +0,8 В: это напряжение держит канал под Воротами 2 достаточно истощенным во время операции чтения-0, тем самым подавляя электронный поток к стоку и снижая ток чтения-0, в то время как все еще позволяет эффективное туннелирование во время чтения-1. Полученное отношение тока чтения-1/чтения-0 достигает 10⁷.

Энергетическая диаграмма зон (a) и общая плотность тока (b) после чтения-0. Оптимальное напряжение Ворот 2 — +0,8 В.

Переходный ответ

С оптимизированными смещениями (запись-1: -1,3 В, запись-0: +1,3 В, удержание: -0,2 В, чтение-1: Ворота 1 = +1 В, Ворота 2 = +0,8 В) переходные симуляции (запись/удержание/чтение: 50 нс/100 нс/50 нс) показывают отношение тока чтения-1/чтения-0 10⁷ (рис. 9a). Даже после времени удержания 10 с отношение остается выше 10 (рис. 9b). RT превышает 2 с, превосходя ранние отчеты, и ток чтения-0 заметно ниже, чем в предыдущих исследованиях, что переводится в сниженное динамическое потребление энергии.

(a) Переходные токи стока во время запись/удержание/чтение. (b) Токи чтения-1 и чтения-0 в зависимости от времени удержания.

Заключение

Мы установили исчерпывающий протокол оптимизации программирования для двухзатворного TFET бесконденсаторного 1T DRAM, подтвержденный симуляциями Silvaco-Atlas. Оптимизированная схема смещений — запись-1: -1,3 В, запись-0: +1,3 В, удержание: -0,2 В, чтение-1: Ворота 1 = +1 В, Ворота 2 = +0,8 В — дает отношение тока чтения-1/чтения-0 10⁷ и RT более 2 с. Ультра-низкий ток чтения-0 драматически снижает потребление энергии и накладные расходы на обновление, позиционируя DG-TFET DRAM как сильного кандидата для памяти следующего поколения с низким потреблением и высокой плотностью.