Обеспечение надежности AI/ML процессоров: критическая роль верификации надежности

Почему верификация надежности важна для AI/ML процессоров

С ИИ и машинным обучением, ставшими неотъемлемыми для широкого спектра приложений — от автономных транспортных средств до медицинской диагностики — любой отказ в базовом оборудовании может подорвать доверие ко всей системе.

За последние несколько лет предприятия ускорили внедрение ИИ, сделав его приоритетом для достижения бизнес-целей. Этот импульс движится алгоритмическими прорывами, передовой аппаратной архитектурой и экспоненциальным ростом оцифрованных данных. Однако для поддержания этого роста компании должны доказывать, что результаты, генерируемые AI/ML технологиями, заслуживают доверия. Это доверие начинается с проектирования и верификации интегральных схем (ИС), питающих AI/ML функциональность.

Парадигмы AI/ML обработки

AI-нагрузки широко делятся на датацентровые/облачные и встраиваемые. В первом случае вычислительные ресурсы находятся в удаленных датацентрах, во втором — выделенные AI-чипы или сопроцессоры встраиваются в устройства или пограничные серверы ближе к пользователю. Пограничные устройства могут быть специализированы для обучения (машинное обучение) или инференса. Исторически обучение происходило в облаке, но рост высокопроизводительных пограничных решений сдвигает больше обучающих нагрузок к периферии.

Проектирование AI/ML чипов для миссионно-критических сред

Встраиваемые AI-чипы адаптированы для специфических доменов — автомобиль, промышленное управление, медицинская диагностика — многие из которых миссионно-критичны. Например, продвинутая система помощи водителю (ADAS) должна обрабатывать сенсорные данные в строгих временных окнах; задержка может привести к катастрофическим столкновениям.

Эти ИС обладают обширными параллельными вычислительными единицами, высокой плотностью мощности и сложной схемотехникой, разработанной для доставки пиковой производительности в тесных энергетических конвертах. Хотя универсальные ЦПУ могут обрабатывать некоторые AI-задачи, их последовательная природа ограничивает пропускную способность. GPU превосходят в параллельных нагрузках, а ПЛИС (FPGA) предлагают переконфигурируемое ускорение. Тем не менее, наиболее эффективный путь часто лежит через специализированные интегральные схемы (ASIC), оптимизированные вместе со стеком ПО.

Преимущества ASIC-базированных AI решений

ASIC обеспечивают превосходную производительность на ватт, детерминистическое поведение, экономию площади и ускорение time-to-market. Рисунок 1 иллюстрирует типичную блок-схему ASIC AI чипа.

Рисунок 1. Блок-схема для дизайна ASIC AI чипа.

Гетероидженные вычисления для оптимальной производительности

Многие современные AI-системы комбинируют множественные типы ядер — такие как ЦПУ, GPU и ASIC — для балансировки последовательных контрольных задач с параллельной обработкой данных. Этот гетероидженный подход улучшает пропускную способность при сохранении энергоэффективности, часто измеряемой как тера-операций в секунду на ватт (TOPS/W). Техники экономии энергии — динамическое масштабирование напряжения и частоты, power gating, multi-Vt дизайны — критичны для достижения этих метрик.

Учитывая высокие ставки, надежное проектирование и верификация этих сложных ИС имеют первостепенное значение. Единая схема неисправность может компрометировать валидность ИИ и подорвать уверенность стейкхолдеров.

Вызовы верификации надежности для AI/ML ИС

AI/ML чипы содержат миллионы до миллиардов транзисторов — NVIDIA Tesla P100 GPU, например, обладает 15,3 млрд транзисторов, а Intel Loihi — 2,07 млрд. Проектировщики должны удовлетворять отличным требованиям надежности для каждой целевой среды, что требует тщательного тестирования против четко определенных спецификаций.

Ограничения традиционной верификации

Ручной инспектирование и классические SPICE-симуляции непрактичны для таких больших дизайнов, будучи трудоемкими, склонными к ошибкам и лишенными масштабируемости. Даже когда проектировщики партиционируют IP-блоки для изолированной верификации, межблочные взаимодействия — особенно через вычислительные ядра, интерконнекты и высокополосатую память — часто упускаются, приводя к неполному покрытию.

Длительные рантаймы на традиционных инструментах верификации могут задерживать запуск продуктов, подчеркивая потребность в автоматизированных, масштабируемых решениях, использующих многоядерные и распределенные вычислительные среды.

Calibre PERC: Квалифицированная фабрикой платформа надежности

Платформа надежности Calibre PERC решает эти вызовы, предлагая многонитовую (MT) и гибкую многонитовую (MTflex) масштабируемость, распределяя задачи верификации через множество ЦПУ и удаленных машин для быстрого выполнения на больших AI/ML дизайнах.

Рисунок 2. Многонитовое гибкое масштабирование распределяет задачи на множество удаленных машин для более быстрого общего выполнения.

Помимо базового масштабирования, Calibre PERC интегрирует нетлист и layout-данные для обнаружения широкого спектра проблем надежности, позволяя проектировщикам проактивно смягчать производительные и операционные отказы.

Транзисторный уровень надежности в многообластных энергетических архитектурах

Современные AI/ML ИС часто используют множественные домены питания для изоляции аналоговых IP, включения power gating и поддержки независимого масштабирования напряжения. Например, архитектура Intel Skylake использует девять основных доменов питания.

Специализированные схемные элементы — стабилизаторы напряжения, header/footer переключатели, уровнесдвигатели, изоляционные ячейки и ячейки удержания состояния — требуются на каждом интерфейсе домена. Верификация должна подтверждать корректную реализацию и связность этих элементов, как показано на Рисунке 3.

Рисунок 3. Использование специальных элементов (уровнесдвигатели, изоляционные ячейки, power-gating переключатели) внутри low-power дизайна требует специализированных техник верификации.

Проектировщики также должны обеспечивать правильный выбор устройств через домены — например, использование толстооксидных транзисторов для высоковольтных питаний — чтобы избежать bias temperature instability (BTI) и других механизмов деградации.

Unified Power Format (UPF) для транзисторной валидации

UPF предоставляет последовательное описание энергетического намерения на протяжении всего потока дизайна. Традиционные UPF-потоки фокусируются на логическом или гейтовом уровне, но Calibre PERC расширяет использование UPF до транзисторного уровня, позволяя автоматизированные проверки на отсутствие или некорректные уровнесдвигатели, условия электрического перенапряжения (EOS), плавающие колодца и большее.

Надежность на протяжении жизни: предотвращение долгосрочной деградации

AI/ML чипы должны поддерживать надежную операцию на протяжении всего дизайн-жизненного цикла. Проблемы вроде BTI, EOS, электромиграции (EM) и горячих точек плотности тока могут бесшумно деградировать производительность или вызывать катастрофические отказы.

Например, высоковольтный домен, драйвящий тонкооксидный транзистор без подходящего уровнесдвигателя, не упадет немедленно, но испытает ускоренную деградацию со временем, ведущую к итоговому отказу. Аналогично, EM — движимая потоком тока — создает пустоты и горки, увеличивающие сопротивление или вызывающие короткие замыкания. Фабрики предоставляют EM-лимиты на основе предполагаемых сред приложений; проектировщики обычно целятся в худшие условия и валидируют против этих лимитов.

Пропуск проверок надежности до silicium может привести к задержкам tape-out, потере доверия клиентов, негативным рыночным реакциям, реколлам или даже физическому вреду в safety-критических развертываниях.

Стратегический анализ и управление надежностью AI/ML

Быстрое продвижение AI/ML оборудования опирается на строгий анализ надежности. Продвинутые EDA-инструменты, адресующие уникальные вызовы больших, сложных AI/ML чипов, позволяют дизайн-хаусам доставлять продукты, надежно работающие на протяжении всего предполагаемого жизненного цикла, способствуя уверенности в AI-результатах по отраслям.

Индустриальные статьи — форма контента, позволяющая промышленным партнерам делиться полезными новостями, сообщениями и технологиями с читателями All About Circuits способом, не подходящим для редакционного контента. Все индустриальные статьи подлежат строгим редакционным рекомендациям с намерением предложить читателям полезные новости, техническую экспертизу или истории. Точки зрения и мнения, выраженные в индустриальных статьях, принадлежат партнеру и не обязательно All About Circuits или его авторам.