Что такое VHDL? Практическое руководство по языку описания аппаратуры

VHDL (VHSIC Hardware Description Language) — специализированный компьютерный язык для моделирования, проектирования и верификации цифровых интегральных схем. В отличие от языков общего назначения, таких как Java или C++, VHDL не предназначен для создания программного обеспечения; он описывает структуру и поведение электронного оборудования.

VHDL событийно-ориентирован и поддерживает параллельное выполнение, что делает его идеальным для описания одновременных операций внутри процессора или другой цифровой логики. Благодаря этому VHDL можно использовать для спецификации логики, которая в конечном итоге становится CPU, FPGA или ASIC.

Доступ к серии базовых уроков VHDL здесь!

Рассмотрим иллюстрацию выше. Внутри чипа CPU многочисленные цифровые схемы (показаны в центре) выполняют арифметические, управляющие и задачи перемещения данных. Эти схемы обычно представлены в виде принципиальной схемы (справа). Однако первым шагом создания интегральной схемы является определение логической схемы в текстовом формате — здесь появляется VHDL.

Синтез

Вместо ручного рисования каждого гейта инженеры пишут VHDL для описания желаемого поведения схемы. Инструмент синтеза затем преобразует это поведенческое описание в конкретный нетлист — гейтовое представление схемы. Этот процесс, называемый синтезом, связывает абстрактное проектирование с физической реализацией.

Успешный синтез дает нетлист, который можно просмотреть в схемном редакторе, предоставляя визуальную карту гейтов и соединений.

Размещение и трассировка

В то время как нетлист определяет логическую связность, он не указывает, где компоненты будут размещены на кремниевом чипе или ткани FPGA. Этап размещения и трассировки (PAR) решает это, распределяя элементы нетлиста по физическим ресурсам целевого устройства и прокладывая соединения между ними. Это, по сути, большая оптимизационная головоломка, которую инструмент PAR решает автоматически.

После успешного PAR полученный нетлист содержит данные размещения и трассировки, адаптированные к конкретному устройству. Для FPGA этот нетлист может быть скомпилирован в конфигурационный битстрим. Для ASIC нетлист передается на последующие производственные этапы.

Резюме

VHDL — мощный специализированный язык программирования, позволяющий инженерам описывать, анализировать и генерировать цифровую логику для интегральных схем. Освоив VHDL, вы можете проектировать всё: от простых логических гейтов до сложных CPU и высокопроизводительных FPGA.

Пройдите базовые уроки VHDL здесь >>