Бесплатный симулятор и редактор VHDL: руководство для студентов
VHDL и проектирование FPGA могут показаться дорогими, но студенты могут получить доступ к передовым инструментам бесплатно. Ниже приведена пошаговая инструкция по установке двух самых надежных инструментов VHDL — промышленного стандарта симулятора и легкого бесплатного редактора — чтобы вы могли сразу начать кодирование и тестирование.
1. Выбор симулятора VHDL
ModelSim компании Siemens EDA (ранее Mentor Graphics) остается эталоном отрасли для симуляции VHDL. Будь вы готовитесь к первой профессиональной роли или просто прототипируете концепции, ModelSim (или его сестринский продукт QuestaSim) предлагает широту функций и совместимость, ожидаемые на работе.
Хотя коммерческие лицензии могут быть дорогими, ModelSim предоставляет несколько бесплатных, полностью легальных вариантов. К ним относятся студенческие лицензии, comunitные издания и академические пакеты, поддерживающие Windows, Linux и macOS. Нажмите здесь для списка бесплатных вариантов установки симуляторов VHDL.
2. Выбор редактора VHDL
Хотя ModelSim содержит базовый текстовый редактор, большинство инженеров предпочитают внешний редактор с более богатым подсветом синтаксиса, автодополнением и управлением проектами. Для пользователей Windows популярным выбором является Notepad++ — бесплатный, легкий и расширяемый с помощью специального плагина VHDL.
Ниже представлен короткий скринкаст, демонстрирующий загрузку и установку Notepad++ и плагина VHDL:
После установки ModelSim и Notepad++ вы готовы приступить к проектированию и симуляции на VHDL.
Хотите структурированный путь обучения? Пройдите базовые уроки VHDL здесь >>
Для многих учеников непосредственной целью является написание и тестирование VHDL-кода в симуляторе. Физическое FPGA-оборудование можно подключить позже, когда вы освоите поток проектирования.
VHDL
- SRAM PUF:究极的可信根,为安全的IoT设备
- Создание списков строк в VHDL: лучшие практики и пример
- Создание Tcl-управляемого тестбенча для VHDL-модуля кодового замка
- Использование нечистых функций в VHDL: повышение читаемости и поддерживаемости FSM
- Освоение функций VHDL: практическое руководство по эффективному дизайну
- Использование процедур в VHDL: упростите свой дизайн с повторно используемым кодом
- Построение надежного таймера в VHDL: подсчет тактовых циклов до часов
- Создание тактированного процесса в VHDL: практическое руководство
- Использование констант и generic map в VHDL для гибкого дизайна модулей
- Пошаговое руководство по безопасной установке и замене барабанных тормозов