Продвинутое проектирование печатных плат высокоскоростной PCIe-карты паролей — исследования и инновации

Общая схема дизайна

Настоящее быстрое развитие интернет-технологий свидетельствует о массовом применении электронной почты, онлайн-платежей и личных коммуникаций. На этом фоне информационная безопасность стала критически важной исследовательской темой во всем мире. Технология PKI (инфраструктура открытых ключей) предоставляет услуги безопасности, используя теорию и технологии открытого ключа. Технология PCIe (Peripheral Component Interconnect Express) получила широкое применение в высокоскоростных устройствах как стандарт шины ввода-вывода третьего поколения, применяющий последовательную передачу данных и технологию точечно-точечного соединения. В области проектирования цифровых систем относительно высокая тактовая частота приводит к проблемам с точки зрения целостности сигнала, целостности питания и перекрестных помех, и традиционное проектирование печатных плат не удовлетворяет требованиям стабильности системы.

В статье предлагается схема проектирования печатной платы высокоскоростной карты паролей на базе PCIe с учетом преимуществ высокоскоростной последовательной передачи PCIe.

В этом дизайне применяется чип FPGA EP4CGX50CF23C6N семейства Cyclone IV GX от Altera, интегрирующий жесткий IP-блок PCIe и реализующий 4-канальное высокоскоростное передачу данных карты паролей. Четыре типа чипов (чип 1, чип 2, чип 3, чип 4) способны соответственно реализовывать алгоритмы SM1, SM2/SM3, SM4 и SSF33, а также функциональность инициализации карты паролей, управления секретными ключами, резервного копирования и восстановления и управления правами доступа. Карты паролей применяются в ПК, подключаются к материнской плате через слот PCIe и управляются ПК. Жесткий IP-блок в FPGA используется для реализации PCIe, обеспечивая связь между ядром PCIe, кэшем SRAM и модулем управления. В качестве центра управления Nios II реализует функционал программного обеспечения карты паролей. В то же время дополнительный криптографический чип реализует связь между каждым интерфейсным модулем и картой паролей. Аппаратная структура карты паролей иллюстрирована на рисунке 1.

Проектирование высокоскоростной печатной платы

Структура слоев (Stackup) и компоновка

Проектирование структуры слоев — самая значительная проблема, которую следует учитывать. Разумное проектирование структуры слоев может подавлять излучение ЭМИ, делая переходное напряжение на слое питания или заземления настолько малым, насколько возможно, и экранируя электромагнитное поле сигнала и питания. Обычно в проектировании высокоскоростных цифровых схем применяются многослойные платы и множественные источники питания. Проектирование структуры слоев многослойной платы реализуется на основе комплексных элементов, включая тактовую частоту схемы, стоимость производства печатной платы, плотность выводов, производственный цикл и надежность. Более того, слои многослойной платы должны сохранять симметрию, а количество слоев должно быть четным, так как асимметричная структура приведет к искривлению плат. Карта паролей, спроектированная в статье, подключается к ПК через слот PCIe, размер и форма печатной платы фиксированы: высота примерно 67 мм, длина примерно 174 мм, внизу настроен интерфейс PCIe X4. В результате высокой плотности компонентов и толстой трассировки количество слоев печатной платы выбрано как 6 с распределением: сигнальный слой, слой питания, сигнальный слой, слой питания, заземляющий слой, сигнальный слой. Этот дизайн содержит 3 сигнальных слоя, 1 заземляющий слой и 2 слоя питания, обеспечивая среду, необходимую для целостности сигнала.

После определения структуры слоев печатной платы должна быть выполнена группировка и компоновка компонентов. Сначала позиция компонентов должна быть запрограммирована в соответствии с размерами и узором печатной платы, учитывая соединение линий, функциональное разделение и эстетику между компонентами. Затем компоненты должны быть разумно распределены в соответствии с разными уровнями напряжения компонентов, чтобы сделать провода питания максимально короткими, что способно уменьшить помехи шума питания и повысить стабильность питания. Размещение чипов должно учитывать соотношение между его вспомогательной схемой и самим чипом, а также размещение кварцевого генератора за тактовыми выводами. Высокошумные компоненты следует избегать размещения вокруг кварцевого генератора и должны быть близко к своим драйверам. Кроме того, размещение каждого вывода питания и сигнала чипа должно учитываться с корректировкой их позиций и направления на основе соединенных линий. Поскольку соотношение длины и ширины карты паролей больше 2:1, а позиции слота PCIe, монтажных отверстий и индикаторных светодиодов фиксированы, компоновка компонентов для фиксированных компонентов должна рассматриваться в первую очередь. Кроме того, из-за большого количества соединительных линий между компонентом и FPGA, компоновка компонентов должна быть реализована с FPGA в центре до позиций других компонентов, чтобы верхнее и нижнее пространство печатной платы могло быть эффективно использовано для обеспечения достаточного пространства между компонентами и компонентами и позиционирующими отверстиями.

Проектирование питания

В проектировании высокоскоростных печатных плат проектирование системы питания напрямую связано с успехом всей системы. Шум, генерируемый питанием и заземлением, должен быть снижен до минимума для обеспечения надежности продуктов. Применение схемы распределения питания методом слоев означает, что питание распределяется через металл на всем слое, снижая импеданс питания и шум и повышая надежность. Поскольку печатная плата касается множественных источников питания, должно применяться проектирование многослойного питания, способное устранять помехи общего импеданса как шумовую петлю. Применение развязывающей емкости способно решить проблему целостности питания, так как конденсатор можно разместить только на нижнем или верхнем слое печатной платы, на основе чего провода, соединяющие развязывающие конденсаторы, должны быть короткими и широкими. Согласно материалу чипа, можно рассчитать ток, проходящий через линии питания, и определить ширину проводников. Чем шире проводники, тем больше тока они могут нести. Экспериментальная формула: W (ширина линии: мм) ≥ L (мм/А) × I (ток: А).

Множественные источники питания на печатной плате получают одно или два типа питания от платы питания через заднюю панель, а затем питание преобразуется в другое питание, требуемое компонентами. Преобразование питания делится на две архитектуры: централизованную архитектуру питания и распределенную архитектуру питания. Первая означает, что питание поставляется независимым источником, а затем преобразуется во все виды требуемых питаний, вторая — многоступенчатое преобразование питания. Поскольку централизованная архитектура питания имеет недостатки высокой стоимости и большой площади печатной платы, в этом дизайне применяется распределенная архитектура питания. Криптографическая карта касается 6 источников питания: 12 В, 3,3 В, 5 В, 2,5 В, 1,2 В и 1,8 В. Этот дизайн начинается с участия 3,3 В и 12 В питания в слоте PCIe, затем 3,3 В питание способно генерировать 5 В и 1,8 В через чип преобразования напряжения, обеспечивая питание для разъема и чипа 3. Далее 12 В преобразуется в 2,5 В для питания FPGA и чипа 4. Наконец, 2,5 В преобразуется в 1,2 В для питания FPGA и чипа 2. Распределенная архитектура питания криптографической карты показана на рисунке 2.

Проектирование металлизированных отверстий

В процессе проектирования компоновки для многослойных печатных плат с высокой плотностью должны применяться металлизированные отверстия, передающие сигнал с одного слоя на другой для обеспечения электрической связи между слоями. Позиционное проектирование металлизированных отверстий должно выполняться с большой заботой. Металлизированные отверстия не должны размещаться на контактной площадке, и для соединения можно применить одну печатную линию, иначе возникнут проблемы, такие как «гробовик» (tombstone) и недостаточная пайка. Паяльная маска должна быть нанесена на контактную площадку металлизированного отверстия с расстоянием 4 мила, и металлизированные отверстия не должны размещаться в центре контактной площадки для чиповых компонентов на стороне пайки. Позиция металлизированных отверстий показана на рисунке 3.

Кроме того, позиция металлизированных отверстий не должна быть слишком близко к золотым контактам (goldfinger), у которых на стороне вставки должен быть фаска. Для того чтобы печатные платы могли вставляться в слот PCIe, фаску (1~1,5)×45° можно спроектировать на двух боковых краях вставной платы.

Трассировка высокоскоростных сигналов

В процессе трассировки распределение должно быть скорректировано разумно, чтобы соединительные линии были минимальными, снижая перекрестные помехи. В процессе трассировки высокоскоростных цифровых сигналов сигнальный слой, близкий к многослойному питанию, должен быть далеко от опорной поверхности питания, чтобы избежать генерации обратного пути током сигнала.

Поскольку частота тактового сигнала высокоскоростной схемы относительно высока, джиттер, дрейф и деформация сильно влияют на систему, поэтому высокоскоростное проектирование печатных плат требует малых помех сигнальной волны. Поэтому проблема распределения и трассировки тактового сигнала должна рассматриваться в первую очередь. Трассировка должна выполняться на высокоскоростных тактовых сигналах, а трассировка основных тактовых линий должна быть максимально короткой, прямой и свободной от металлизированных отверстий и части питания, чтобы предотвратить перекрестные помехи между тактовым сигналом и питанием. Когда на одной печатной плате применяются несколько тактовых сигналов с разными частотами, две тактовые линии с разными частотами не должны сохраняться параллельными. Однако для множества компонентов, использующих тактовые сигналы с одинаковой частотой, сеть может быть распределена по типу «паук», «дерево» и «ветвь».

В высокоскоростной криптографической карте FPGA получает такт 66,66 МГц через кварцевый генератор на печатной плате. После замыкания с внутренними PLL внутри FPGA генерируется базовый такт 200 МГц как интерфейс для работы чипов 2 и 3. Затем 100 МГц такт обеспечивается после внутренней схемы деления частоты как ядро Nios II и рабочий такт аппаратной схемы внутри FPGA. Частота деления 16 МГц — рабочий такт для чипов 2 и 3, а частота деления 20 МГц — рабочий такт для чипов 1 и 4. Распределение тактов показано на рисунке 4.

Высокоскоростная передача сигналов между слотом PCIe и ПК реализуется высокоскоростной криптографической картой способом дифференциальной парной трассировки для избежания проблем целостности сигнала. Обычно заземляющие провода не размещаются между дифференциальными парными сигналами, иначе эффект связности между дифференциальными парными сигналами будет разрушен. После трассировки дифференциальных парных сигналов медь размещается вокруг высокоскоростных сигналов печатной платы с полным заполнением свободного пространства заземляющими проводами для увеличения ЭМИ-устойчивости схемы. Ключом трассировки печатной платы является поддержание симметрии дифференциальных пар. Если длина дифференциальных пар несовместима, точность чтения и записи данных будет затронута со снижением скорости передачи данных. Для обеспечения валидности чтения данных системой в тот же период, разница задержки между дифференциальными сигналами должна поддерживаться в допустимой категории, а длина трассировки должна быть строго одинаковой. Поэтому змеевидная трассировка может быть применена для решения этой проблемы путем регулировки временной задержки. В этом дизайне связь реализуется ПК через PCIe и криптографическую карту, передача и прием высокоскоростных сигналов осуществляются дифференциальными парными сигналами с длиной трассировки печатной платы, контролируемой в пределах 25 мил. Диаграмма согласования длины змеевидной трассировки показана на рисунке 5.

Полезные ресурсы

• Как проектировать высококачественные печатные платы
• Элементы проектирования печатных плат, влияющие на SMT-производство
• Исследование высокоскоростного проектирования печатных плат во встроенных прикладных системах
• Дифференциальная изометрическая обработка и симуляционная верификация проектирования высокоскоростных печатных плат
• Полнофункциональный сервис производства печатных плат от PCBCart — множество ценностных опций
• Продвинутый сервис монтажа печатных плат от PCBCart — от 1 штуки