Мастерство управления импедансом для высокоскоростных цифровых печатных плат

Расчет импеданса и управление импедансом линий передачи высокоскоростных схем на печатных платах

Эквивалентная модель линий передачи

Рисунок 1 показывает эквивалентный эффект линий передачи на печатных платах, который представляет собой структуру, включающую последовательные и параллельные конденсаторы, резисторы и индуктивности (модель RLGC).

Типичное значение последовательного сопротивления в диапазоне от 0,25 до 0,55 Ом/фут, а значение параллельных резисторов обычно остается довольно высоким. С добавлением паразитного сопротивления, емкости и индуктивности в линии передачи печатных плат, общий импеданс на линиях передачи называется характеристическим импедансом (Z₀). Значение характеристического импеданса относительно мало при условии, что диаметр линии велик, линия близка к питанию/заземлению или диэлектрическая постоянная высока. Рисунок 3 показывает эквивалентную модель линии передачи длины dz, на основе которой характеристический импеданс линии передачи может быть выведен как формула: . В этой формуле L относится к индуктивности на единицу длины линии передачи, а C — к емкости на единицу длины линии передачи.

Формулы расчета импеданса и задержки линий передачи на печатных платах

Линии передачи на печатных платах	Формула расчета импеданса и задержки

В формулах выше: Z₀ — импеданс (Ом), W — ширина линий (дюйм), T — толщина линий (дюйм), H — расстояние до заземления (дюйм), ε_r — относительная диэлектрическая постоянная подложки, t_PD — время задержки (пс/дюйм).

Правила компоновки управления импедансом линий передачи

На основе анализа выше, единичная задержка импеданса и сигнала не зависит от частоты сигналов, но связана со структурой платы, относительной диэлектрической постоянной материала платы и физическими атрибутами трассировки. Этот вывод крайне важен для понимания высокоскоростных печатных плат и для высокоскоростного проектирования печатных плат. Кроме того, скорость передачи сигнала линии передачи во внешнем слое намного быстрее, чем во внутреннем слое, поэтому эти элементы должны учитываться для размещения ключевых линий компоновки.

Управление импедансом — значительное условие для реализации передачи сигнала. Однако, согласно структуре платы и формуле расчета импеданса линий передачи, импеданс зависит только от материала печатной платы и структуры слоев печатной платы, при неизменных ширине линии и особенностях трассировки для одной и той же линии. Поэтому импеданс линии не будет меняться на разных слоях печатной платы, что недопустимо в высокоскоростном проектировании схем.

Для этой статьи спроектирована высокоскоростная печатная плата с высокой плотностью, и большинство сигналов на плате имеют требования к импедансу. Например, сигнальная линия CPCI должна иметь импеданс 65 Ом, дифференциальный сигнал — 100 Ом, а остальные сигналы — по 50 Ом каждый. Согласно пространству трассировки печатной платы, должен использоваться как минимум десятислойный трассировочный слой, и определен план 16-слойного проектирования печатной платы.

Поскольку общая толщина платы не может превышать 2 мм, существуют некоторые трудности в структуре слоев с учетом некоторых проблем:

1. Каждый сигнальный слой имеет смежные экранирующие плоскости для защиты импеданса и качества сигнала.
2. Каждый слой питания имеет полный заземляющий слой рядом с собой для хорошего обеспечения производительности питания.
3. Структура слоев платы требует баланса, с избеганием искривления платы.

Диэлектрическая постоянная среды установлена как 4,3. На основе проектирования структуры слоев выше, ширина линий и расстояние между линиями должны быть установлены в соответствии с результатом расчета для обеспечения требований импеданса сигнала. Ширина линий получена как следующий результат:

1. Ширина сигнальной линии на поверхностном слое — 5 мил, ее импеданс — 58,7 Ом.
2. Ширина сигнальной линии CPCI на поверхностном слое — 4,5 мил, ее импеданс — 61,7 Ом.
3. Ширина сигнальной линии во внутреннем слое — 4,5 мил, ее импеданс — 50,2 Ом.
4. Ширина линий в области BGA во внутреннем и поверхностном слое — 4 мил, импеданс поверхностного слоя — 64,6 Ом, внутреннего слоя — 52,7 Ом.
5. Ширина микрополосковой дифференциальной линии во внутреннем слое — 5 мил, расстояние между линиями — 6 мил, импеданс — 100,54 Ом.
6. Ширина полосовой дифференциальной линии во внутреннем слое — 4,5 мил, расстояние между линиями — 10 мил, импеданс — 96,6 Ом.

Расстояние между линиями установлено следующим образом:

1. Расстояние между сигнальными линиями (5 мил) на поверхностном слое — 5,0 мил.
2. Расстояние между сигнальными линиями CPCI (4,5 мил) на поверхностном слое — 9,0 мил.
3. Расстояние между сигнальными линиями (4,5 мил) во внутреннем слое — 7,0 мил.
4. Расстояние между линиями на поверхностном и внутреннем слое — 4,0 мил.
5. Расстояние между дифференциальными сигнальными линиями во внутреннем слое и между ними и другими сигнальными линиями должно быть не менее 25 мил.
6. Расстояние между дифференциальными сигнальными линиями на поверхностном слое и между ними и другими сигнальными линиями должно быть не менее 20 мил.

После печати печатной платы импеданс тестовой платы тестируется тестером импеданса POLAR-Cits500 с результатами в следующей таблице. Данные указывают, что импеданс должен контролироваться в диапазоне 50 Ом ±10%, 60 Ом ±10% и 100 Ом ±10% в процессе высокоскоростного проектирования и производства печатных плат.

Заданный импеданс (Ом)	Практический импеданс (Ом)
50	47,52–52,33
60	57,65–61,35
100	93,65–106,35

LVDS и его управление импедансом на печатных платах

LVDS

LVDS — тип высокоскоростной последовательной передачи сигналов с преимуществами высокой скорости передачи, низкого потребления энергии, сильной антипомеховой способности, большой дальности передачи и реализуемого согласования. Области применения LVDS включают компьютеры, связи и потребительскую электронику.

Импедансный дизайн LVDS

LVDS имеет амплитуду напряжения всего 350 мВ с максимальной дальностью передачи более 10 метров. Для обеспечения того, чтобы сигналы не влияли отраженным сигналом в процессе передачи сигналов в линиях передачи, импеданс линий передачи должен быть под контролем с импедансом одиночной линии 50 Ом и дифференциальным импедансом 100 Ом. В практическом применении импеданс может быть контролируем путем установки разумной толщины структуры слоев и параметров среды, регулировки ширины линий и расстояния между линиями и расчета импеданса одиночных линий и дифференциальных линий с помощью некоторых инструментов высокоскоростного симуляционного анализа.

Однако большую часть времени относительно трудно выполнить требования одиночного импеданса линии и дифференциального импеданса. С одной стороны, диапазон регулировки ширины линии W и расстояния между линиями S контролируется физическим пространством проектирования. Например, трассировка и ширина линий в краевых разъемах с BGA или DIP влияют на размер контактной площадки и расстояние. С другой стороны, изменение W и S повлияет на результат одиночного импеданса линии и дифференциального импеданса. До сих пор легко и удобно выяснить соотношение между заданной шириной линии и расстоянием между линиями.

Правила трассировки LVDS

Обычно дифференциальная сигнальная трассировка реализуется согласно правилам импедансного дизайна, что способно обеспечить качество LVDS. В практической трассировке LVDS должен соответствовать следующим правилам:

1. Дифференциальные пары должны быть максимально короткими, линии — прямыми, а количество металлизированных отверстий — сокращенным. Расстояние между сигнальными линиями в дифференциальных парах должно быть одинаковым. Все эти правила способствуют избеганию длинной трассировки и множества поворотов. Для поворотов должен использоваться поворот 45 градусов вместо 90 градусов.
2. Расстояние между дифференциальными парами должно поддерживаться более чем в 10 раз для снижения перекрестных помех между линиями. При необходимости заземляющие металлизированные отверстия могут быть размещены между дифференциальными парами для изоляции.
3. LVDS не может быть разделен через поверхность. Хотя два дифференциальных сигнала являются взаимными обратными путями, обратный путь сигнала не может быть сокращен в результате разделения через поверхность. Тем не менее, линии передачи могут привести к разрыву импеданса в результате отсутствия экранирующих плоскостей.
4. Избегать дифференциального сигнала между слоями. При производстве печатных плат точность выравнивания структуры слоев между слоями намного ниже точности травления в одном слое плюс потери среды при наложении, все это приводит к изменению дифференциального импеданса между дифференциальными парами.
5. В импедансном дизайне должен использоваться метод связности.
6. Подходящая структура стека печатной платы должна быть установлена для обеспечения изоляции между сигналами уровней напряжения и LVDS. Когда возможно, сигналы, такие как высокоскоростные TTL/CMOS, могут быть установлены на разных слоях, изолированных от трассировки LVDS заземляющими и питанием слоями.
7. Дифференциальные сигнальные пары должны быть совместимы с длиной трассировки.

Полезные ресурсы

• Элементы, влияющие на характеристический импеданс печатных плат и решения
• Размышления об импедансном дизайне для гибко-жестких печатных плат
• Как анализировать и запрещать импеданс высокоскоростного питания печатных плат
• Управление импедансом металлизированных отверстий и его влияние на целостность сигнала в проектировании печатных плат
• Полнофункциональный сервис производства печатных плат от PCBCart — множество ценностных опций
• Продвинутый сервис монтажа печатных плат от PCBCart — от 1 штуки