Проектирование высокоскоростных печатных плат: обработка дифференциальных сигналов и симуляционная верификация

Влияние относительной задержки на сигналы

Сигналы, передаваемые в дифференциальных сигнальных линиях, содержат дифференциальномодовую и общемодовую компоненты сигналов.

Величина дифференциальных сигналов относится к разнице между двумя сигналами по формуле V_diff = V₁ − V₂. Величина общемодовых сигналов относится к половине суммы двух сигналов по формуле . Следовательно, изменение напряжения одной линии неизбежно приводит к одновременному влиянию на дифференциальномодовые и общемодовые сигналы. Далее, графическое программное обеспечение применяется для рисования диаграммы математической функции для раздельного изучения влияния на дифференциальномодовые и общемодовые сигналы. Для удобства исследования сигналы можно анализировать, моделируя их в трапецеидальную волну с одинаковым временем нарастания и спада.

Влияние на дифференциальные сигналы

Сигнал положительной фазы, сигнал отрицательной фазы и дифференциальный сигнал пар дифференциальных линий показаны на рисунке 1, где сплошная линия представляет волну дифференциального сигнала.

Если происходит фазовое смещение от положительной фазы к отрицательной фазе, будет изменение разницы между сигналом положительной фазы и сигналом отрицательной фазы на переднем или спадающем фронте, и это изменение будет меняться с изменением фазы. T_r используется для обозначения меньшего времени среди времени нарастания и спада. Можно указать, что когда фазовое смещение меньше 0,2 T_r, искажение сигнала относительно мало, а увеличение фазового смещения приводит к сильной деформации волны дифференциального сигнала. Когда фазовое смещение превышает T_r, на волне появится немонотонная область. Здесь немонотонная область — прямая линия. Однако для практических сигналов из-за отражений в немонотонной области могут происходить большие пики и впадины, образуя импульсы помех, приводящие к ложному срабатыванию, что должно избегаться. Кроме того, передний фронт волны дифференциального сигнала становится медленнее с увеличением фазового смещения, что может привести к недостаточному времени установки для сигнала данных и недостаточному времени удержания для тактового сигнала.

Влияние на общемодовый сигнал

Фазовое смещение однополярного сигнала не влияет на волну дифференциального сигнала, но меняет волну общемодового сигнала. Когда фазовое смещение происходит на сигнале положительного терминала, изменение волны произойдет к общемодовым сигналам. Можно указать, что диапазон флуктуаций связан с величиной фазового смещения. Когда величина фазового смещения соответственно 0,05 T_r, 0,1 T_r, 0,2 T_r и 0,5 T_r, диапазон флуктуаций общемодового сигнала соответственно 5%, 10%, 20% и 50% от исходного диапазона флуктуаций. Когда фаза увеличивается до T_r или более, флуктуация увеличится до примерно 100% — максимального диапазона флуктуаций. Изменение общемодового сигнала может привести к проблеме EMI, и поскольку общемодовый сигнал не принимается на конце при многих условиях, отражение сформируется на принимающем конце, приводя к звеню сигнала. Следовательно, диапазон флуктуаций общемодового сигнала должен снижаться максимально.

В заключении, слишком большая относительная задержка между дифференциальными парами может вызвать ложное срабатывание сигналов, отражение сигналов, EMI и проблемы временных последовательностей. Однако степень влияния относительной задержки сигнала зависит от масштабного фактора, совместимого с сигнальным T_r. Когда масштабный фактор 0,05, искажение дифференциальных сигналов можно почти игнорировать. Однако для общемодовых сигналов, когда масштабный фактор 0,05, напряженная флуктуация общемодовых сигналов может быть 통제лена примерно на 5%. Тогда даже в ситуации полного отражения отраженное напряжение, наложенное на сигнальные линии, составляет всего 10% от исходной флуктуации, что обычно допустимое значение. Следовательно, в процессе высокоскоростного проектирования печатных плат относительная задержка дифференциальной сигнальной линии в правилах регулирования трассировки может быть установлена как 0,05 T_r, что способно удовлетворить требование целостности сигнала.

Определение категории относительной задержки

На основе анализа выше, ключ определения категории дифференциальной изометричности, то есть определения относительной задержки дифференциальных пар, лежит в определении T_r, относящейся к наименьшему значению среди времени нарастания и спада дифференциальных сигналов. Выход времени нарастания и спада на самом деле является выходом комбинации импеданса и емкости. Следовательно, время нарастания/спада без нагрузки на самом деле является врожденным временем нарастания/спада.

Следующие три метода могут применяться для получения значения T_r:
• Время нарастания/спада может быть получено непосредственно из руководств по компонентам. Однако в большинстве ситуаций этот параметр не предоставляется.
• Значение T_r может быть получено из ключевых слов Ramp из модели IBIS (Input/Output Buffer Informational Specification) компонента. Параметры времени нарастания/спада под ключевыми словами Ramp обычно измеряются на выходном порту, соединенном с резистором 50 Ом, что обычно составляет 20%–80% времени конечного напряжения. Поскольку параметры получены без учета влияния корпуса, строго для нас использовать время нарастания/спада как значение T_r.
• Значение T_r может быть оценено согласно минимальной тактовой частоте или максимальной тактовой частоте выходных сигналов. Поскольку распределенный передний фронт примерно 10% от тактовой частоты в большинстве высокоскоростных цифровых систем, значение T_r может быть оценено с минимальным тактовым периодом T_clk, предоставляемым, по формуле: T_r = T_clk × 10%.

Оцененное значение, полученное через тактовый период, обычно строго, потому что паразитные параметры корпуса или нагрузка компонентов заставят врожденное время нарастания/спада в транзисторах сильно замедлиться.

В практической работе в большинстве ситуаций проектировщики схем не предоставляют информацию T_r инженерам по трассировке печатных плат, которые получают лишь некоторые неопределенные требования в плане дифференциального изометричного контроля. Третий метод несомненно предоставляет простую схему инженерам по трассировке печатных плат, пока получена максимальная тактовая частота на сигнальной линии. Максимальная тактовая частота считается самым надежным проектным параметром для проектировщиков схем и обычно предоставляется инженерам по трассировке в начале проектирования печатных плат.

Третий метод обычно приводит к списку справочных значений в категории контроля относительной задержки между дифференциальными парами, как показано в таблице ниже.

Тактовый период / нс	Тактовая частота / МГц	Категория относительной задержки / пс	Длина линии передачи / мил
3,75	266	18,8	105
3	333	15	84
2,5	400	12,5	70
1,87	533	9,4	52
1,5	667	7,5	42
1,25	800	6,3	35

Симуляционная верификация

В качестве примера возьмем дифференциальный сигнал DQS (Data Strobe) между TSM320 и MT41J256M16, применяется симуляционное программное обеспечение Cadence для передачи DOS сигнала в DRR3 память для моделирования контроллера памяти, анализа его влияния на время установки и удержания сигнала данных и верификации анализа выше. Схема симуляции показана на рисунке 2.

Исходя из рисунка 2, опорное напряжение выходных выводов 1,5 В; контроллер памяти напрямую соединен с чипом памяти через режим ODT (On-Die Termination) с линией передачи 800 мил; дифференциальный импеданс 100 Ом и симуляционная тактовая частота 800 МГц. Линия передачи 50 Ом последовательно соединена с положительным терминалом DQS для моделирования феномена расхождения дифференциальных пар. В ситуации изометричных дифференциалов длина однополярной линии передачи 50 Ом 0 мил.

Симуляция проведена для изометричной дифференциальной схемы. Рисунок 3 иллюстрирует выходной сигнал на положительном терминале дифференциальных сигналов. Измерением время нарастания примерно 216 пс, время спада 219 пс, поэтому минимальное время нарастания/спада T_r должно быть 216 пс.

Рисунок 4 — глазковая диаграмма (eye diagram) сигнала данных DQ и тактового сигнала DQS через симуляцию с временем установки 205 пс и временем удержания 337 пс. Согласно частоте переключения DQS и DQ сигналов через симуляцию и по даташиту, минимальное время установки сигналов данных принимающим концом требуется 85 пс, минимальное время удержания 95 пс. Следовательно, переизбыток минимального времени установки 120 пс, времени удержания 242 пс.

Ситуация существования 0,05 T_r фазового смещения, 0,2 T_r фазового смещения и 0,5 T_r фазового смещения на положительном терминале должна быть рассмотрена. Схема может быть смоделирована с длиной однополярной линии передачи соответственно 60 мил, 240 мил и 600 мил. Волны дифференциального сигнала и общемодового сигнала через симуляцию 4 раза показаны на рисунках 5 и 6.

Исходя из рисунка 5, искажение минимально при относительных задержках 0,05 T_r и 0,2 T_r. Особенно когда относительная задержка 0,05 T_r, смещение только около 5 пс от волны дифференциального сигнала без относительной задержки, так что переизбыток времени установки данных увеличивается примерно на 5 пс, а переизбыток времени удержания уменьшается на 5 пс. Хотя переизбыток времени удержания уменьшается, это количество смещения настолько мало для времени удержания 242 пс. Проблемы временных последовательностей можно избежать. Для ситуации, когда относительная задержка 0,5 T_r, смещение волны DQS достигло около 60 пс. Хотя это смещение все еще в категории переизбытка, должно быть уделено достаточное внимание.

Исходя из рисунка 6, увеличение фазового смещения приводит к очевидной периодической флуктуации на волнах и постепенному увеличению диапазона. Когда относительная задержка соответственно 0,05 T_r, 0,2 T_r и 0,5 T_r, измеренные пиковые значения общемодового сигнала соответственно 61 мВ, 176 мВ и 430 мВ, среди которых наивысшее значение в семь раз выше низшего. Наибольший диапазон флуктуаций соответственно 4,3%, 12% и 29%.

В заключении, результат симуляции совместим с результатом, полученным через анализ диаграммы математической функции. Когда относительная задержка между дифференциальными парами меньше 0,05 T_r, влияние на сигналы довольно мало.

Минимальный тактовый период выходного сигнала на выходном терминале применяется для оценки категории контроля относительной задержки. Согласно руководству по компоненту, минимальный тактовый период компонентов 1,25 нс с тактовой частотой 800 МГц. Согласно таблице 1, относительная задержка должна контролироваться в пределах 6,3 пс с длиной линии передачи 35 мил. Очевидно, это значение намного меньше категории контроля относительной задержки 0,05 T_r через симуляцию. Следовательно, оцененная категория контроля относительной задержки относительно консервативна, что более специфично, чем смоделированный результат.

Полезные ресурсы
• Исследование высокоскоростного проектирования печатных плат во встроенных прикладных системах
• Как проектировать образные плоскости для высокоскоростных печатных плат
• Вызовы высокоскоростного проектирования печатных плат по целостности сигнала и их решения
• Симуляция печатных плат с использованием OrCAD PSpice
• Полнофункциональный сервис производства печатных плат от PCBCart — множество ценных опций
• Продвинутый сервис сборки печатных плат от PCBCart — от 1 штуки