Высокоплотные коммутационные платы FDR Interconnect: проектирование и реализация

В наши дни скорость передачи высокопроизводительных компьютерных сетей межсоединений с применением высокоскоростной последовательной передачи развилась до FDR (Fourteen Data Rate, 14 Гбит/с), 4-го поколения от первичного SDR (Single Data Rate, 2,5 Гбит/с), DDR (Double Data Rate, 5 Гбит/с) и QDR (Quad Data Rate, 10 Гбит/с). Проектирование печатных плат (Printed Circuit Board) с межсоединениями, коммутационными платами и интерфейсными картами, существенными для формирования Интернета, вошло в область высокоскоростного и высокочастотного FDR. Поскольку время фронта FDR сигнала резко сократилось до порядка 10 пс, ряд проблем целостности сигнала стал ключевыми признаками для определения возможности реализации функциональности и надежной работы, таких как затухание, перекрестные наводки, отражение, электромагнитные помехи и др. Основываясь на особенностях FDR чипов межсоединений, включающих множественные порты, множественные каналы, множественные категории питания и высокое потребление энергии, множество межсоединительных чипов всегда требуется интегрировать на одной коммутационной плате для увеличения пропускной способности. На плате с ограниченным пространством, с одной стороны, должны выполняться требования: размещение компонентов и теплоотвод, трассировка с высокой плотностью, передача на большие расстояния через заднюю сторону платы и целостность всех видов сигналов. С другой стороны, должны учитываться период проектирования печатной платы, ограничения технологий производства и контроль стоимости. Поэтому реализация проектирования и симуляционная верификация чрезвычайно сложны. На примере проектирования печатной платы FDR межсоединения и коммутации, статья приводит методы оптимизации в выборе материала подложки, дизайне наложения слоев (stack up), правилах трассировки и антипомеховом проектировании для решения проблемы целостности всех сигналов в процессе высокоскоростного проектирования FDR печатных плат.

Атрибуты затухания и выбор материала подложки

Для высокочастотных сигналов FDR потеря линии передачи — проблема целостности сигнала. Когда FDR сигналы передаются от передающего конца к принимающему концу вдоль каналов межсоединения, так как высокочастотное затухание намного больше низкочастотного, серьезная деформация произошла с формой волны сигнала, прибывающего к принимающему концу. Деформация основана на двух аспектах: амплитуда напряжения сигналов сильно снизилась, а плохая деградация произошла с фронтом нарастания сигнала. Первое ограничивает дистанцию передачи сигналов, второе приводит к межсимвольным помехам. Потери линии передачи A можно рассматривать как сумму потерь проводника A_cond и диэлектрических потерь A_diel, как показано в формуле (1): A = A_diel + A_cond.

Потери проводника — потери, вызванные последовательным резистором на медном проводнике между сигнальным путем и путем возврата. В ситуации высокой частоты кожевой эффект заставляет ток течь по поверхности окружающих медных проводников. С увеличением эквивалентного последовательного сопротивления медных проводников потери проводника растут с увеличением частоты, положительно пропорционально квадратному корню из частоты, как показано в формуле (2): .

Диэлектрические потери — потери, генерируемые средой материала подложки, в основном определяемые атрибутом материала и не связанные с геометрической конструкцией, включая ширину проводника, положительно пропорциональные частоте, как показано в формуле (3): .

Исходя из формулы (2), увеличение ширины линии способно снизить потери проводника. Однако в практическом проектировании печатных плат ширина проводников никогда не может быть неограниченно широкой из-за ограничения расстояния между выводами, платы, числа сигнальных слоев и импеданса. Обычно применяемая ширина/зазор/ширина проводников в FDR проектировании обычно 7 мил/7 мил/7 мил или 8 мил/10 мил/8 мил. Когда ширина проводника одинакова, потери проводника положительно пропорциональны длине проводника, без отношения к материалу. Следовательно, для снижения общих потерь передачи нужно учитывать только диэлектрические потери. Исходя из формулы (3), диэлектрические потери пропорциональны тангенсу потерь, и применение малых тангенсов потерь может помочь снизить диэлектрические потери, ведя к снижению общих потерь передачи.

Таблица 1 перечисляет атрибутные параметры трех обычных материалов высокоскоростных плат и значения потерь, рассчитанные по формулам (1), (2), (3) при скорости передачи 14 Гбит/с, ширине проводника 8 мил и импедансе 50 Ом.

Параметры материала платы	FR4	Nelco4000-13SI	Megtron6
Тангенс потерь (Df)	0,02	0,008	0,004
Диэлектрическая проницаемость (Dk)	4,10	3,200	3,600
A_cond@7ГГц/дюйм	0,24	0,240	0,240
A_diel@7ГГц/дюйм	0,65	0,230	0,120
Общие потери @7ГГц/дюйм	0,89	0,470	0,360
Общие потери @30 дюйм	27,00	14,000	11,000
Относительная стоимость	1,00	3,500	8,000

Можно указать, что при скорости передачи 14 Гбит/с и длине передачи 30 дюймов общие потери передачи Nelco4000-13SI составляют примерно 14 дБ, в то время как затухание амплитуды напряжения, которое типичный FDR чип может выдержать, в диапазоне 20–25 дБ. Следовательно, этот материал платы может применяться в проектировании FDR коммутационной платы межсоединения с дистанцией передачи менее 30 дюймов. Однако общие потери затухания FR4 составляют примерно 27 дБ, и FR4 не может применяться для FDR проектирования на большие расстояния, но FDR интерфейсные карты с короткой дистанцией передачи могут выбирать FR4 для снижения стоимости. Что касается Megtron6, чьи общие потери затухания наименьшие, он обладает наивысшей стоимостью, и его применение в FDR приводит к увеличению системных архитектурных затрат. В заключение, для высокочастотных печатных плат материал платы — основа, и выбор материала определяет длину передачи сигналов.

Размещение и дизайн наложения слоев (Stack Design)

Для проектирования печатных плат структуру схемы и наложение слоев нужно учитывать в первую очередь. Обычно форма и рисунок схемы платы уже определены, а определение числа слоев зависит от частоты сигналов, плотности выводов печатной платы, стоимости производства, срока производства и требований надежности. FDR коммутационные платы межсоединения имеют высокую частоту и плотность, и применение многослойных плат — необходимый шаг для снижения помех. Кроме того, определение числа слоев критично.

На FDR чипе межсоединения 24 порта, каждый порт имеет 8 Tx каналов и 8 Rx каналов в режиме работы intercoupling. FDR коммутационной плате применяют 6 чипов межсоединения и 3 нисходящих (downlink) чипа, 32 порта доступны через разъем задней панели (backboard connector). 3 восходящих (uplink) чипа обращаются к 21 порту через QSFP (Quad Small Form-factor Pluggable) оптические волокна. Восходящий и нисходящий чипы соединены между собой через 4 порта, как показано на рисунке 1.

FDR имеет корпус BGA (Ball Grid Array) площадью 50×50 мм, 1157 выводов и шагом 1,0 мм; P/N выводы на портах Tx и Rx распределены по 3 концентрическим кругам. Теоретически 3 сигнальных слоя могут вывести все выводы всех портов из BGA. С учетом следующих двух элементов, два сигнальных слоя могут использоваться для доступа к группе выводов концентрических кругов:
а. Из-за ограничения зазора ширина/зазор/ширина дифференциальных линий 4 мил/4 мил/4 мил расширяется в 8 мил/10 мил/8 мил при выходе из BGA, а расстояние между парами дифференциальных линий должно быть не менее 50 мил. Следовательно, пара дифференциальных линий должна занимать ширину 2 мм, и 48 пар сигналов находятся по краю с наибольшей плотностью. Поэтому трудно реализовать этот метод.
б. Зазор между выводами BGA 1 мм. Если сигнальный слой применяется для доступа к группе сигналов концентрического круга, зазор между парами дифференциальных линий под BGA составляет только 14 мил, что далеко от требуемых 50 мил. Кроме того, максимальная параллельная длина трассировки всего 20 мм, что вызовет перекрестные наводки.

Для избежания вышеуказанных негативных факторов два сигнальных слоя применяются для доступа к группе сигналов концентрического круга, и дифференциальный сигнал на каждом сигнальном слое должен выводиться из BGA согласно зазору 50 мил. Следовательно, FDR коммутационным платам требуется минимум 6 слоев для вывода всех дифференциальных сигналов из BGA. С учетом связности и количества трассировки платы и достаточно площади поверхности для обменных конденсаторов, применяются 8 внутренних сигнальных слоев и 22-слойный стек (stack).

Анализ перекрестных наводок и меры снижения

Перекрестные наводки (Crosstalk) — первое соображение в высокоскоростном и высокоплотном проектировании схем. Когда напряжение и ток в агрессивной линии меняются, электромагнитная связанность происходит через взаимную емкость и взаимную индуктивность между агрессивной линией и пострадавшей линией (victim line). Перекрестные наводки, текущие к передающему концу вдоль пострадавшей линии, называются ближними (near-end crosstalk), а текущие к принимающему концу — дальними (far-end crosstalk). Обычно общее шумовое напряжение на пострадавшей линии должно контролироваться менее 5% от напряжения сигнала. Лучше контролировать бюджет перекрестных наводок одиночной агрессивной линии в пределах 1% с учетом других источников шума и агрессивных линий по обе стороны от пострадавшей линии.

Ключевые пункты для снижения перекрестных наводок:
а. Зазор между агрессивной и пострадавшей линией должен быть увеличен, а параллельная длина трассировки — уменьшена.
б. Целостная земля применяется как путь возврата сигналов. Согласно эмпирическому закону, для полосовой линии (stripline) 50 Ом, когда зазор в три раза больше ширины линии, ближние перекрестные наводки примерно 0,5%. Для микрополосковой линии (microstrip) 50 Ом, когда зазор в три раза ширины линии, ближние перекрестные наводки примерно 1%. Дальние перекрестные наводки на полосовых линиях или полностью встроенных микрополосковых линиях почти нулевы, а полярность дальних перекрестных наводок микрополосковых линий передачи отрицательна с относительно большой величиной, потому что влияние индуктивной связанности больше емкостной.

Интервальная трассировка (Interval routing)

В этом проектировании дифференциальный импеданс высокоскоростной дифференциальной линии 100 Ом. На основе решателя поля Si9000 ширина/зазор/ширина рассчитана как 8 мил/10 мил/8 мил. Чем шире линия, тем меньше затухание, а зазор 10 мил для поддержания дифференциального импеданса 100 Ом. Этот тип дифференциальной линии применяется вне области чипа BGA. Для снижения перекрестных наводок зазор между двумя парами дифференциальных линий не менее 80 мил. Зазор между выводами чипа межсоединения в статье 1 мм, и ограничение размера переходного отверстия BGA делает ширину/зазор/ширину дифференциальной линии в области чипа BGA 4 мил/4 мил/4 мил. Хотя дифференциальный импеданс этого типа также 100 Ом, потери вывода большие, требуя преобразования дифференциальной линии 4 мил/4 мил/4 мил в 8 мил/10 мил/8 мил как можно быстрее при входе в область чипа BGA. Для снижения перекрестных наводок дифференциальная линия 4 мил/4 мил/4 мил в области BGA применяет интервальную трассировку для обеспечения зазора между двумя парами дифференциальных линий более 50 мил, как показано на рисунке 2.

Дифференциальные отверстия (Differential holes)

В этом проектировании специфические дифференциальные отверстия установлены для применения обменных конденсаторов связанности на поверхностном слое. Заземляющие отверстия должны размещаться рядом с дифференциальными отверстиями для предоставления обратного канала пути возврата. Проектирование четырех заземляющих отверстий обладает лучшим эффектом, два заземляющих отверстия также могут применяться при ограниченной площади платы. Кроме того, меры такие как обратное сверление (back drilling) и устранение внутренних площадок должны быть приняты для дифференциальных отверстий для снижения изменения импеданса в дифференциальных отверстиях, чтобы уменьшить перекрестные наводки и отражение.

Предотвращение трассировки Tx и Rx в одном слое

Для снижения перекрестных наводок Tx дифференциальная линия должна трассироваться в другом слое, чем Rx дифференциальная линия. Здесь Tx — источник дифференциальной линии, Rx — принимающий конец. Если оба должны быть в одном слое, зазор между ними должен быть более 5 мм для обеспечения безопасности.

Правило 20H

В печатной схеме с высокой частотой и высокой скоростью RF энергия связана плоскостями питания и заземления, и краевое магнитное утечение генерируется между плоскостями питания и заземления. Радио RF энергия может излучаться в свободное пространство. Правило 20H указывает, что если на плате есть высокоскоростные токи, с ними ассоциированы электромагнитные поля. В проектировании этой статьи расстояние между всеми трассировками и краем платы должно быть не менее 20 раз ширины линии, а расстояние между высокоскоростными дифференциальными отверстиями и линиями разрыва плоскости питания — не менее 5 мм.

Трассировка на поверхностном слое

В проектировании высокочастотных печатных плат, с учетом относительно больших дальних перекрестных наводок между микрополосковыми и полосовыми линиями, высокоскоростные дифференциальные линии запрещены на поверхностном слое. В проектировании этой статьи требуется не более 8 внутренних трассировочных слоев из-за ограничений производственной технологии. Кроме того, ограничение терминального расположения чипа межсоединения делает невозможным реализацию соединений дифференциальных линий межсоединения между 6 чипами внутри коммутационной платы только внутренними слоями.

Полезные ресурсы
• Что вы должны знать о HDI
• История технологий высокоплотной упаковки
• 3 ключа к проектированию успешной HDI печатной платы
• Преимущества HDI печатных плат
• Полнофункциональный сервис производства печатных плат от PCBCart — множество ценных опций
• Продвинутый сервис сборки печатных плат от PCBCart — от 1 штуки