Понимание уровней напряжения логических сигналов: TTL против CMOS

Входные напряжения для логических элементов

Логические схемы рассчитаны на два дискретных уровня напряжения, представляющих бинарные значения: «высокий» (логика 1) близкий к напряжению питания и «низкий» (логика 0) близкий к земле. В идеальном мире эти уровни бы точно на шинах питания, но реальные транзисторные падения и нагрузочные эффекты означают, что сигналы обычно лежат где-то между 0 В и напряжением питания.

Допуски входных напряжений TTL элементов

TTL устройства работают от номинального 5 В (±0,25 В). Идеальный TTL «высокий» — ровно 5,00 В, «низкий» — 0,00 В, но реальные пороги более терпимы:

• Допуск низкого входа: 0 В – 0,8 В
• Допуск высокого входа: 2 В – 5 В

Соответственно, гарантии выходов:

• Диапазон низкого выхода: 0 В – 0,5 В
• Диапазон высокого выхода: 2,7 В – 5 В

Напряжения между 0,8 В и 2 В попадают в «неопределённую» зону — TTL производители не гарантируют реакцию элемента на такие входы.

Шумовой запас TTL

Шумовой запас — буфер между гарантированным выходным размахом и допустимым входным окном. Для TTL:

• Низкоуровневый запас: 0,8 В – 0,5 В = 0,3 В
• Высокоуровневый запас: 2,7 В – 2 В = 0,7 В

Эти запасы защищают принимающий элемент от ошибочной интерпретации слабого выхода при каскадировании.

Допуски входных напряжений CMOS элементов

CMOS устройства, также обычно от 5 В, имеют более резкие пороги, но более широкие запасы:

• Допуск низкого входа: 0 В – 1,5 В
• Допуск высокого входа: 3,5 В – 5 В

Гарантии выходов ещё уже:

• Диапазон низкого выхода: 0 В – 0,05 В
• Диапазон высокого выхода: 4,95 В – 5 В

Шумовой запас CMOS

CMOS элементы обладают шумовыми запасами 1,45 В для обоих уровней — более чем в два раза выше максимума TTL 0,7 В — делая их устойчивыми к случайным скачкам напряжения.

Шумовые запасы при более высоких напряжениях питания

В отличие от TTL, CMOS может работать от 5 В до 15 В (некоторые до 18 Б). Более высокие шины расширяют безопасные входные и выходные окна:

Эти цифры — худшие случаи по спецификациям производителей; на практике многие CMOS переносят более высокие «высокие» и более низкие «низкие» сигналы, чем указано.

Пороговые напряжения

Внутри неопределённой входной полосы лежит точное пороговое напряжение, определяющее, интерпретирует ли элемент сигнал как 0 или 1. Для большинства устройств этот порог — единственная точка между высшим гарантированным низким входом и низшим гарантированным высоким входом.

Входы с переменным шумом

Когда переменный шум накладывается на постоянный логический уровень, элемент может дергаться вокруг единственного порога, давая нестабильный выход — проблема, также встречающаяся в аналоговых компараторах на операционных усилителях.

Шмитт-триггер (Schmitt Trigger)

Решение — положительная обратная связь, создающая два различных порога: восходящий (VT+) и нисходящий (VT–). Эта гистерезис обеспечивает стабильный выход даже при дрожании входа у точки решения.

Гистерезис в элементах Шмитт-триггера

Элементы Шмитт-триггера отмечаются маленьким символом гистерезиса на схемах. Встроенная положительная обратная связь повышает шумоустойчивость, делая их идеальными для шумных сред.

Использование TTL и CMOS технологий в одной системе

Хотя оба семейства могут делить 5 В питание, TTL выходы часто не дотягивают до CMOS порогов при более высоких напряжениях, и наоборот. Несовпадения могут вызывать логические ошибки.

Пример комбинированной схемы TTL и CMOS

Рассмотрим TTL NAND, питающий CMOS инвертор, оба от 5 В:

• TTL низкий выход (0 В–0,5 В) комфортно в CMOS низком входе (0 В–1,5 В).

• TTL высокий выход (2,7 В–5 В) может оказаться в неопределённой зоне CMOS, рискуя интерпретацией как низкий.

Добавление pull-up резистора на TTL выходе поднимает высокий уровень до шины питания, гарантируя твёрдый CMOS «1».

Использование open-collector TTL элемента с CMOS элементом

Open-collector TTL выходы могут подтягиваться резистором к любому напряжению, включая 10 В. Полученный высокий уровень равен питанию pull-up, идеально согласуясь с CMOS входом на этом напряжении.

Проблемы подачи CMOS выхода на TTL вход

CMOS выходы обычно безопасны для TTL входов при общем 5 В питании, так как CMOS высокий уровень входит в TTL высокое окно. Но если CMOS устройство работает выше 5 В, его высокий выход превысит TTL высокий входной предел, потенциально повреждая TTL элемент.

Использование схемы инвертора с открытым коллектором

Дискретный NPN транзистор может эмулировать open-collector инвертор, позволяя CMOS высокий (выше 5 В) безопасно переводить в TTL низкий, и CMOS низкий — в TTL высокий. Логика инвертируется, поэтому системный дизайн должен это учитывать.

Опциональный pull-up резистор позволяет TTL входу висеть высоко, когда транзистор закрыт, совпадая с дефолтным высоким состоянием TTL.

СВЯЗАННЫЙ РАБОЧИЙ ЛИСТ:

• Рабочий лист по цифровым логическим сигналам