Программно-подключенный тест надежности уровня пластины

Ключевым показателем производительности полупроводниковых интегральных схем (ИС) является надежность. По мере того, как микросхемы становятся все меньше, а сложность микросхем растет, производителям необходимо убедиться, что они могут продолжать обеспечивать такой же уровень надежности для своих клиентов в критически важных конечных приложениях.

Хотя тесты надежности на уровне пластин уже давно используются для получения информации о изменчивости процессов и деградации, эти повышенные требования новых технологических тенденций и сложности микросхем заставляют инженеров искать методы увеличения данных испытаний надежности при одновременном снижении затрат. Текущие подходы делают компромисс между количеством каналов и гибкостью, но для решения обеих задач необходим подход с параллельным выводом.

Обзор теста надежности на уровне пластины (WLR)

На протяжении всего срока службы ИС есть два явных периода, когда ожидается повышенная частота отказов:в начале из-за дефектов в процессе производства и в конце, когда ИС начинает изнашиваться. Оптимизация производственного процесса увеличивает выход продукции, но не помогает понять, почему продукты изнашиваются раньше, чем ожидалось. Тестирование надежности дает представление о том, какие процессы или механизмы могут вызвать преждевременный отказ ИС, и оценивает срок службы ИС.

Типичный метод, используемый при тестировании надежности, включает в себя работу устройства в его пригодных для использования пределах (часто около температуры и напряжения), чтобы заставить его изнашиваться и моделировать его срок службы с учетом известных механизмов отказа. Эти тесты проводятся на встроенных структурах пластины для сбора данных и обеспечения возможности их проведения на более ранних этапах производственного процесса.

Настройка теста

Механика отказа, которую обычно тестируют, соответствует стандартам Объединенного технического совета по электронным устройствам (JEDEC) для общих нагрузок WLR. К ним относятся зависящий от времени пробой диэлектрика (TDDB), деградация, вызванная горячими носителями (HCI) и температурная нестабильность смещения (BTI/NTBI). Схема разводки для проверки этих механизмов на транзисторах в пластине включает четыре источника-измерителя (SMU), каждый из которых подключен к .