Программно-определенное вейферное тестирование надежности для полупроводников следующего поколения

Ключевая мера, движущая производительность в полупроводниковых интегральных схемах (ИС), — это надежность. По мере того как ИС продолжают становиться меньше и сложность чипа увеличивается, производителям нужно гарантировать, что они могут продолжать предоставлять тот же уровень надежности своим клиентам для миссионно-критических конечных применений.

Хотя вейферные тесты надежности давно использовались для предоставления инсайтов в вариабельность процессов и деградацию, эти увеличенные требования от новых технологических трендов и сложности чипа заставляют инженеров искать методы для увеличения данных тестов надежности при снижении затрат. Текущие подходы делают компромиссы между количеством каналов и гибкостью, но параллельный подход на каждый пин необходим для решения обоих.

Обзор вейферного тестирования надежности (WLR)

Вдоль жизненного цикла ИС есть два четких момента, когда ожидается увеличенная частота отказов: в начале с дефектами в процессе производства и в конце, когда ИС начинает изнашиваться. Оптимизации производственного процесса увеличивают выход, но не помогают понять, что заставляет продукты изнашиваться раньше ожидаемого. Тестирование надежности дает понимание того, какие процессы или механизмы могут вызвать преждевременный отказ ИС и оценивает время жизни ИС.

Типичный метод, используемый в тестировании надежности, включает эксплуатацию устройства на его пригодных пределах (часто вокруг температуры и напряжения), чтобы заставить его изнашиваться и смоделировать его время жизни против известных механизмов отказа. Эти тесты проводятся на встроенных структурах в вейфере для сбора данных и обеспечения того, что это можно сделать раньше в производственном процессе.

Тестовая установка

Механизмы отказа, обычно тестируемые, соответствуют стандартам Объединенного совета по инженерии электронных устройств (JEDEC) для общих стрессов WLR. Они включают временно-зависимый диэлектрический пробой (TDDB), горячий носитель индуцированную деградацию (HCI) и смещения полярности температуры (BTI/NTBI). Проводная установка для тестирования этих механизмов на транзисторах в вейфере включает четыре источника-измерителя (SMU), каждый привязанный к .