Пользовательские блоки eFPGA перегружают системы ускорения данных

Я давно интересовался технологиями, исходящими от Achronix. Они впервые заинтересовали меня в 2004/2005 годах своей асинхронной структурой FPGA. В конце концов, это удалось достичь скоростей, эквивалентных синхронной FPGA, работающей на частоте 2 ГГц (если бы был такой зверь), но это было применимо только к ограниченному количеству алгоритмических приложений и приложений обработки данных.

В 2013 году Achronix выпустила семейство высокопроизводительных автономных ПЛИС с высокой плотностью размещения под названием Speedster, предназначенное для целевых приложений. В 2016 году портфель продуктов Achronix был расширен за счет Speedcore, который представляет собой высокопроизводительную встраиваемую ПЛИС (eFPGA).

FPGA идеально подходят для ускорения работы с интенсивным использованием данных искусственного интеллекта (AI) / машинного обучения (ML), беспроводных сетей 5G, автомобильных ADAS, центров обработки данных и сетевых приложений. Одним из решений является использование автономной ПЛИС, такой как Speedster, в сочетании с автономным процессором или системой на кристалле (SoC). Однако гораздо более высокая производительность в сочетании со значительно более низким энергопотреблением может быть достигнута за счет встраивания основной структуры FPGA - eFPGA - в саму SoC.

В случае Speedcore разработчики SoC имеют доступ к библиотеке предопределенных блоков для логики, DSP, BRAM и LRAM.

Эти блоки представлены в столбцах. Кроме того, разработчики могут указать желаемую «высоту» (количество блоков в столбце), «ширину» (количество столбцов) и «смесь» (типы столбцов). Некоторые проекты могут выиграть от большей логики и меньшего количества DSP, например, в то время как другим может потребоваться больше DSP и памяти.

Теперь те, кто живет в мире программного обеспечения, привыкли профилировать свой код, чтобы идентифицировать любые узкие места, которые они затем настраивают для достижения максимально возможной производительности. Что ж, Achronix теперь предлагает те же возможности для тех из нас, кто зависает на аппаратной стороне забора.

Для тех разработчиков, которым требуется максимально возможная производительность, Achronix теперь предоставляет возможность создавать собственные блоки Speedcore. Эти настраиваемые блоки определяются Achronix совместно со своими клиентами посредством подробного анализа архитектуры рабочих нагрузок ускорения. Повторяющиеся функции, которые являются узкими местами производительности и / или области, являются идеальными кандидатами для закрепления в пользовательских блоках Speedcore.

В качестве одного из примеров рассмотрим функцию распознавания объектов YOLO («вы посмотрите только один раз»), используемую в усовершенствованной системе обнаружения и идентификации объектов в реальном времени. В этом случае создание и развертывание пользовательских блоков Speedcore, оптимизировавших DSP и блоки памяти для матричного умножения, привело к значительному уменьшению размера кристалла.

Инструменты проектирования Achronix ACE полностью поддерживают настраиваемые блоки Speedcore от захвата проекта до генерации битового потока и отладки системы так же, как блоки памяти и DSP. Achronix создает уникальный графический интерфейс для каждого настраиваемого блока Speedcore, который управляет всеми правилами конфигурации. ACE содержит полную информацию о времени для всех конфигураций пользовательских блоков Speedcore, что позволяет ему выполнять размещение и маршрут на основе времени для проектов. И последнее, но не менее важное:разработчики также могут использовать мощный встроенный логический анализатор ACE SnapShot для создания сложных триггеров и отображения сигналов времени выполнения в устройствах Speedcore.

Для получения дополнительной информации о пользовательских блоках Speedster, Speedcore и Speedcore посетите веб-сайт Achronix.