Уровни напряжения логического сигнала

Входные напряжения для логических вентилей

Цепи логического затвора предназначены для ввода и вывода только двух типов сигналов:«высокий» (1) и «низкий» (0), представленные переменным напряжением:полное напряжение источника питания для «высокого» состояния и нулевое напряжение для «низкое» состояние. В идеальном мире все сигналы логической схемы существовали бы при этих крайних пределах напряжения и никогда не отклонялись бы от них (т. Е. Ниже полного напряжения для «высокого» или больше нуля для «низкого»).

Однако в действительности уровни напряжения логического сигнала редко достигают этих идеальных пределов из-за паразитных падений напряжения в схеме транзистора, и поэтому мы должны понимать ограничения уровня сигнала схем затвора, поскольку они пытаются интерпретировать напряжения сигналов, лежащие где-то между полное напряжение питания и ноль.

Допустимое отклонение напряжения входов затвора TTL

Затворы TTL работают при номинальном напряжении питания 5 вольт, +/- 0,25 вольт. В идеале «высокий» сигнал TTL должен составлять ровно 5,00 вольт, а «низкий» сигнал TTL - ровно 0,00 вольт.

Однако реальные схемы затворов TTL не могут выдавать такие идеальные уровни напряжения и предназначены для приема «высоких» и «низких» сигналов, существенно отклоняющихся от этих идеальных значений.

«Приемлемые» напряжения входного сигнала находятся в диапазоне от 0 до 0,8 В для «низкого» логического состояния и от 2 до 5 В для «высокого» логического состояния.

«Приемлемые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в указанном диапазоне условий нагрузки) варьируются от 0 до 0,5 В для «низкого» логического состояния и от 2,7 до 5 В для «высокого» логического состояния. :

Если бы сигнал напряжения в диапазоне от 0,8 до 2 вольт должен был быть отправлен на вход затвора TTL, не было бы определенного ответа от затвора. Такой сигнал будет считаться неопределенным . , и ни один производитель логических вентилей не может гарантировать, как их вентильные схемы будут интерпретировать такой сигнал.

Запас шума TTL

Как вы можете видеть, допустимые диапазоны для уровней выходного сигнала уже, чем для уровней входного сигнала, чтобы гарантировать, что любой TTL-вентиль, выводящий цифровой сигнал на вход другого TTL-элемента, будет передавать напряжения, приемлемые для принимающего вентиля. Разница между допустимым диапазоном выходного сигнала и входного сигнала называется запасом шума . ворот.

Для ворот TTL запас шума низкого уровня - это разница между 0,8 вольт и 0,5 вольт (0,3 вольта), а запас шума высокого уровня - это разница между 2,7 вольт и 2 вольт (0,7 вольт). Проще говоря, запас шума - это пиковое количество паразитного или «шумового» напряжения, которое может быть наложено на слабый сигнал выходного напряжения затвора до того, как затвор-приемник может его неправильно интерпретировать:

Допуск напряжения входов затвора CMOS

Схемы затвора CMOS имеют характеристики входного и выходного сигналов, которые сильно отличаются от TTL. Для CMOS-затвора, работающего при напряжении источника питания 5 вольт, допустимые напряжения входного сигнала находятся в диапазоне от 0 до 1,5 вольт для «низкого» логического состояния и от 3,5 до 5 вольт для «высокого» логического состояния. P>

«Приемлемые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в указанном диапазоне условий нагрузки) находятся в диапазоне от 0 до 0,05 В для «низкого» логического состояния и от 4,95 до 5 В для «высокого» логического состояния. :

Запас помехоустойчивости CMOS

Из этих цифр должно быть очевидно, что схемы затворов КМОП имеют гораздо больший запас по шуму, чем ТТЛ:1,45 В для низкого и высокого уровня КМОП поля по сравнению с максимумом 0,7 В для ТТЛ. Другими словами, схемы CMOS могут выдерживать более чем в два раза большее количество наложенного «шумового» напряжения на своих входных линиях, прежде чем возникнут ошибки интерпретации сигнала.

Запас по шуму при более высоких рабочих напряжениях

Запас по шуму CMOS увеличивается еще больше при более высоких рабочих напряжениях. В отличие от TTL, который ограничен напряжением источника питания 5 вольт, CMOS может питаться от напряжения до 15 вольт (некоторые схемы CMOS могут достигать 18 вольт).

Здесь показаны допустимые «высокое» и «низкое» состояния как для входа, так и для выхода интегральных схем КМОП, работающих от 10 В и 15 В соответственно:

Поля для допустимых «высоких» и «низких» сигналов могут быть больше, чем показано на предыдущих иллюстрациях. То, что показано, представляет характеристики входного сигнала в «наихудшем случае» в соответствии со спецификациями производителя. На практике можно обнаружить, что схема затвора допускает «высокие» сигналы со значительно меньшим напряжением и «низкие» сигналы со значительно большим напряжением, чем указанные здесь.

И наоборот, показанные чрезвычайно малые выходные запасы - гарантирующие выходные состояния для «высоких» и «низких» сигналов с точностью до 0,05 В от «шин» источника питания - оптимистичны. Такие «твердые» уровни выходного напряжения будут справедливы только для условий минимальной нагрузки. Если затвор получает или пропускает значительный ток в нагрузку, выходное напряжение не сможет поддерживать эти оптимальные уровни из-за сопротивления внутреннего канала полевых МОП-транзисторов конечного выхода затвора.

Пороги напряжения

В пределах «неопределенного» диапазона для любого входа затвора будет некоторая демаркационная точка, отделяющая фактический «низкий» диапазон входного сигнала затвора от его фактического «высокого» диапазона входного сигнала. То есть где-то между самым низким «высоким» уровнем напряжения сигнала и самым высоким «низким» уровнем напряжения сигнала, гарантированным производителем затвора, существует пороговое напряжение, при котором затвор будет фактически переключить интерпретацию сигнала с «низкого» на «высокий» или наоборот. Для большинства схем затвора это неопределенное напряжение является одной точкой:

Входы с шумом переменного тока

При наличии «шумового» напряжения переменного тока, наложенного на входной сигнал постоянного тока, единственная пороговая точка, в которой вентиль изменяет свою интерпретацию логического уровня, приведет к ошибочному выходу:

Если этот сценарий кажется вам знакомым, это потому, что вы помните аналогичную проблему со схемами операционного усилителя (аналогового) компаратора напряжения. При единственной пороговой точке, в которой вход вызывает переключение выхода между «высоким» и «низким» состояниями, наличие значительного шума вызовет неустойчивые изменения в выходе:

Триггер Шмитта

Решение этой проблемы несколько положительное . обратная связь введена в схему усилителя. В операционном усилителе это делается путем подключения выхода обратно к неинвертирующему (+) входу через резистор.

В схеме затвора это влечет за собой перепроектирование внутренней схемы затвора, устанавливая обратную связь внутри корпуса затвора, а не через внешние соединения. Разработанный таким образом вентиль называется триггером Шмитта . . Триггеры Шмитта интерпретируют различные входные напряжения в соответствии с двумя пороговые напряжения: положительный порог (VT +) и отрицательный порог (VT-):

Гистерезис в триггерных вентилях Шмитта

Триггерные вентили Шмитта обозначены на схематических диаграммах маленьким символом «гистерезис», нарисованным внутри них, напоминающим кривую B-H для ферромагнитного материала. Гистерезис, создаваемый положительной обратной связью в схеме затвора, добавляет дополнительный уровень помехоустойчивости к характеристикам затвора.

Триггерные вентили Шмитта часто используются в приложениях, где ожидается шум на линии (ах) входного сигнала и / или где нестабильный выходной сигнал будет очень вредным для производительности системы.

Использование технологий TTL и CMOS в одной системе

Различные требования к уровню напряжения для технологий TTL и CMOS создают проблемы, когда два типа вентилей используются в одной и той же системе. Хотя работа CMOS-вентилей с тем же напряжением источника питания 5,00 В, которое требуется для TTL-вентилей, не проблема, уровни выходного напряжения TTL не будут совместимы с требованиями к входному напряжению CMOS.

Пример комбинированной схемы TTL и CMOS

Возьмем, к примеру, логический элемент И-НЕ ТТЛ, выводящий сигнал на вход затвора инвертора КМОП. Оба затвора питаются от одного источника 5,00 В (V _cc ). Если затвор TTL выдает «низкий» сигнал (гарантированно находящийся в диапазоне от 0 до 0,5 вольт), он будет правильно интерпретирован входом затвора CMOS как «низкий» (ожидается напряжение от 0 до 1,5 вольт):

Однако, если затвор TTL выдает «высокий» сигнал (гарантированно находящийся в диапазоне от 5 до 2,7 вольт), он может не будет правильно интерпретироваться входом затвора КМОП как «высокий» (ожидается напряжение от 5 до 3,5 вольт):

Учитывая это несоответствие, для TTL-затвора вполне возможно выводить действительный «высокий» сигнал (действительный, то есть в соответствии со стандартами для TTL), который находится в «неопределенном» диапазоне для входа CMOS, и может быть ( ложно) интерпретируется принимающей стороной как «низкий». Простым «решением» этой проблемы является увеличение «высокого» уровня напряжения сигнала затвора TTL с помощью подтягивающего резистора:

Однако для сопряжения выхода TTL с входом CMOS требуется нечто большее, если на приемный вентиль CMOS подается более высокое напряжение источника питания:

Использование затвора TTL с открытым коллектором с затвором CMOS

Конечно, не будет проблем с CMOS-затвором, интерпретирующим «низкий» выход TTL-затвора, но «высокий» сигнал от TTL-затвора - это совсем другое дело. Гарантированный диапазон выходного напряжения от 2,7 до 5 В на выходе затвора ТТЛ далеко не соответствует допустимому диапазону затвора КМОП от 7 до 10 В для «высокого» сигнала.

Если мы используем открытый коллектор Затвор TTL вместо выходного затвора с тотемным полюсом, резистор подтягивания к напряжению 10 В _dd шина питания поднимет «высокое» выходное напряжение затвора TTL до полного напряжения питания затвора CMOS. Поскольку затвор с открытым коллектором может потреблять только ток, а не ток источника, уровень напряжения в «высоком» состоянии полностью определяется источником питания, к которому подключен подтягивающий резистор, что аккуратно решает проблему рассогласования:

Проблемы использования вывода CMOS на вход TTL

Благодаря отличным характеристикам выходного напряжения CMOS-вентилей, обычно не возникает проблем с подключением CMOS-выхода к TTL-входу. Единственная существенная проблема - это текущая нагрузка, представленная входами TTL, поскольку выход CMOS должен потреблять ток для каждого из входов TTL, находясь в «низком» состоянии.

Когда рассматриваемый вентиль CMOS питается от источника напряжения, превышающего 5 вольт (V _cc ), но возникнет проблема. «Высокое» выходное состояние затвора КМОП, превышающее 5 вольт, будет превышать допустимые пределы входного сигнала затвора ТТЛ для «высокого» сигнала.

Использование схемы инвертора с открытым коллектором

Решение этой проблемы состоит в том, чтобы создать схему инвертора с «открытым коллектором» с использованием дискретного NPN-транзистора и использовать ее для сопряжения двух вентилей вместе:

«R _pulllup Резистор не является обязательным, поскольку входы TTL автоматически переходят в состояние «высокий», когда остаются плавающими, что произойдет, когда на выходе затвора CMOS будет «низкий уровень» и транзистор отключится. Конечно, одним очень важным следствием реализации этого решения является логическая инверсия, создаваемая транзистором:когда затвор КМОП выдает «низкий» сигнал, затвор TTL видит «высокий» вход; и когда CMOS-затвор выдает «высокий» сигнал, транзистор насыщается, и TTL-затвор видит «низкий» вход. Пока эта инверсия учтена в логической схеме системы, все будет хорошо.

СВЯЗАННЫЙ РАБОЧИЙ ЛИСТ:

• Рабочий лист цифровых логических сигналов