Многослойные печатные платы (Multilayer PCB): Полное руководство по слоям, стеку и дизайну

1. Что такое слои ПП (PCB Layers)

Слои ПП — это медные фольги в определенном количестве и порядке, разделенные диэлектриком (препрег/ядро). Нумерация сверху вниз: 1 (Top) … N (Bottom). Ранг ПП = число медных слоев.

Основные типы слоев по функции

Сплошные медные полигоны для распределения питания, экранирования, теплоотвода, референса.

Слой	Функция
Mechanical (Механический)	Габариты платы, вырезы, слоты, отверстия монтажа. Минимум 1 (Layer 0 / Board Outline).
Overlay / Silkscreen (Шелкография)	Надписи, референсы, полярность, логотипы. Top/Bottom Overlay.
Routing / Signal (Сигнальный/Трассировка)	Медные трассы сигналов/питания. Внутренние = Inner Layers.
Solder Mask (Паяльная маска)	Защита меди от окисления/коротких замыканий при пайке. Открывает только пады. Зеленая/синяя/черная/белая.
Solder Paste (Паяльная паста)	Апертуры для шаблона наношения пасты (только SMD пады). Top/Bottom Paste.
Keep Out (Запретная зона)	Область, где запрещены трассы/компоненты/виа (края, отверстия монтажа, высоковольтные зазоры).
Power / Ground Planes (Питание / Земля)
Split Planes (Разделенные плоскости)	Одна плоскость = несколько зон питания (3.3V, 1.8V, VDDIO) через сплиты.

1-слойная ПП: 6 типов слоев (мех, keepout, сигнал, шелк, маска, паста).
Многослойная: + внутренние сигнальные + power/ground planes.

Популярные: 2, 4, 6 слоев. 8, 10, 12+ — для сложных процессоров, DDR, высокоскоростных интерфейсов.

2. Layer Stackup (Структура слоев) — критично для SI/PI/EMI

2.1 Что такое Stackup

Упорядоченный набор: материал подложки, порядок слоев, толщина меди, толщина диэлектрика. Категории ПП: Single (1), Double (2), Multi (≥4: 4, 6, 8, 10, 12…). Внешние = Top/Bottom. Внутренние = Inner.

Плохой stackup → кроссток, перехлест, пере-/недолет, ЭМИ, потери сигнала. Хороший — экономит переделки, время, деньги.

2.2 Правила хорошего Stackup (Best Practices)

• Каждому сигнальному слою — референс-плоскость (GND/PWR) на соседнем слое (расстояние < 0.1–0.15 мм для контролируемого импеданса).
• Сигнальные слои попарно: два сигнала — плоскость — два сигнала — плоскость…
• Высокочастотные/критичные сигналы — на внешних слоях (микролента) или рядом с GND.
• Низкочастотные/питание — во внутренних.
• Power Plane рядом с GND Plane → плоская емкость (декаппинг высоких частот).
• Несколько напряжений питания → Split Plane на одном слое (с зазорами > 0.5 мм).
• Толщина платы стандартно 1.6 мм. >12 слоев — сложно держать 1.6 мм, часто 2.0–2.4 мм.
• Симметрия стека относительно середины → предотвращает варп (искривление) при термоциклах.

2.3 Примеры Stackup

4-слой (стандарт): Top (Sig) | GND | PWR | Bottom (Sig) — хороший компромисс цены/SI.

6-слой (лучший SI): Top (Sig) | GND | Inner Sig1 | Inner Sig2 | PWR | Bottom (Sig). Или: Sig | GND | Sig | PWR | GND | Sig (2 GND).

8-слой: 4 сигнальных + 2 GND + 2 PWR (или 3 GND + 1 PWR).

10-слой: 6 сигнальных + 2 GND + 2 PWR (часто для DDR3/4 + CPU + PCIe).

3. Типы ПП по числу слоев

3.1 1-слой (Single-sided)

Медь только с одной стороны. Компоненты с другой. Простые бытовые приборы, игрушки, реле. Типы: Rigid (FR-4), Flex (PI), Aluminum (MCPCB для LED), Rigid-Flex, High-Freq (Rogers). Плюсы: дешево, просто, надежно.

3.2 2-слой (Double-sided)

Медь сверху и снизу. Виа связывают слои. FR-4 стандарт. Самая массовая. Применение: LED-свет, медприборы, авто, бытовая техника. Плюсы: простая трассировка, теплоотвод через нижний слой, дешево.

3.3 4-слой

Top/Bottom — сигналы. Внутренние — GND + PWR. Core + Prepreg + Core. Виа: сквозные, слепые (1-2, 3-4), заделанные (2-3). Трассировка верх/низ перпендикулярно — меньше кросстока.

3.4 6-слой

Классика для средней сложности. Преимущества:

• Каждая трасса рядом с референсом (GND/PWR).
• Планарная емкость GND-PWR = деカップлинг высоких частот.
• Внутренние сигнальные слои (L2, L3) экранированы.
• Сшивка GND виами (stitching vias) по периметру и под кристаллами — улучшает EMI/иммунитет.

Опасность: разрывы в плоскостях (plane cuts/voids) увеличивают петлю возврата тока → ЭМИ/перехлест. Избегайте разрезов под высокоскоростными трассами.

3.5 8-слой

+2 слоя vs 6-слой: либо +2 сигнальных, либо +2 плоскости (лучше EMI). % рост цены 6→8 меньше, чем 4→6. Часто: 4 Sig + 4 Plane. Достигает высокой Signal Integrity.

3.6 Многослойные (Multilayer) — 10, 12, 16, 32, 50+ слоев

32-слойная ПП — сборка из 16 двуслойных ядер (core), склеенных препрегом. Блоки: двойные слои + изоляция. Применение: аэрокосмос, авто (ECU), серверы, высокоплотные BGA.

• Компоненты на Top/Bottom, но можно встраивать (embedded components) внутрь стека.
• Каждому слою — своя функция: питание, земля, DDR, PCIe, SFP, антенны.
• Минимизация излучений — ключевая задача проектирования.

Multilayer PCB (общее определение): ≥3 медных слоев. Изоляция препрегом/ядром. Термопрессовка под давлением/температурой. Виа: сквозные, слепые, заделанные, заполненные медью (via-in-pad).

Преимущества многослойок

• Компактность (меньше площадь платы).
• Легче (меньше соединителей/переходников).
• Качество/надежность (планирование, контроль импеданса).
• Долговечность (термоустойчивость, мех. прочность).
• Гибкость (rigid-flex варианты).
• Мощность (высокая плотность соединений, скорость).
• Единая точка подключения (один коннектор вместо многих).

Недостатки

• Стоимость выше (материалы, прессовка, контроль, время).
• Сложность производства (дефекты: разслоение, виа-воздух, сдвиг слоев).
• Ограниченное число поставщиков (нужно оборудование для ≥8–12 слоев).
• Сложный дизайн: SI/PI/EMI симуляция, правила длины/согласования, управление импедансом.
• Длительный лид-тайм (2–4 недели для 8–12 слоев).

4. Производство многослойных ПП (Multilayer Pool Process)

1. Схемотехника → нетлист.
2. PCB Layout (Altium, KiCad, Cadence, Eagle) → Stackup дизайн (Impedance calculation: Polar SI9000, HyperLynx).
3. Генерация Gerber X2 + Drill + Netlist + Stackup drawing + README.
4. Производитель: DFM проверка → фотошаблоны (LDI) → внутренние слои: фоторезист, экспозиция, проявка, травление, АОИ.
5. Сборка стека (Layup): чередование Core (просверленные/протравленные) + Prepreg + фольга внешних слоев.
6. Прессовка (Lamination): 180–200°C, 300–400 psi, 1–2 часа. Выход — монолитная панель.
7. Сверловка (механическая/лазерная для микроввиа).
8. Металлизация отверстий (PTH): химическое омеднение + электролитическая медь (25 мкм в стене).
9. Внешние слои: образец → травление → AOI.
10. Solder Mask (LPI,喷涂/喷墨) → экспозиция → проявка → термостойка.
11. Silkscreen (jet/serigraphy).
12. Поверхностная отделка: HASL (без свинца), ENIG, OSP, Immersion Sn/Ag, ENEPIG.
13. Электрический тест (Flying Probe / Fixture) — открытия/короты.
14. Фрезеровка/В-кат, контроль размеров, упаковка вакуум + силикагель.

5. Толщина слоев и материалы

Слоев	Типичные толщины (мм)	Медь (oz)
4	1.0, 1.2, 1.6	1 oz (35 мкм) внешние, 0.5–1 oz внутренние
6	1.6 (стандарт), 1.0, 2.0	1 oz / 0.5 oz / 1 oz (внутренние часто 0.5 oz для тонких диэлектриков)
8	1.6, 2.0, 2.4	0.5–1 oz
10–12	1.6, 2.0, 2.4, 3.0	0.5 oz (17 мкм) внутренние для тонких диэлектриков (0.075–0.1 мм)
16+	2.4–3.2+	0.5 oz, иногда 1/3 oz (12 мкм) для HDI

Стандартная толщина многослойки — 1.55 мм (референс). Реальная зависит от стека.

6. Применение многослойных ПП

• Потребительская электроника: смартфоны (10–12+ слоев, HDI, any-layer), ноутбуки, планшеты, носимые гаджеты.
• Компьютеры/Серверы: материнские платы (8–16 слоев), CPU/GPU модули, DIMM, NVMe, сетевые карты.
• Телеком: базовые станции 5G, роутеры, спутники, GPS, оптика (SFP/QSFP).
• Промышленность: ПЛК, приводы, роботы, ИИОТ шлюзы.
• Медицина: УЗИ, МРТ, КТ, пациентские мониторы, импланты (ригид-флекс).
• Военная/Авиация: радары, авионика, РЭБ, спутники (высокая надежность, MIL-PRF-31032, IPC-6012 Class 3/3A).
• Авто: ECU, ADAS, BMS, инфотейнмент, фары (MCPCB), EV зарядка (IPC-6012 Class 3, AEC-Q100).

7. Заключение

Многослойные ПП — стандарт современной электроники. От 4 слоев в IoT-сенсоре до 32+ в серверном CPU. Ключ к успеху: грамотный Stackup (SI/PI/EMI), правильный выбор материалов (FR-4 / High-Tg / Rogers / Polyimide), контроль импеданса, DFM на ранней стадии, надежный производитель. Не экономьте на слоях там, где это критично — переделка платы стоит в 10–100 раз дороже правильного проектирования.