Проектирование двоичного полусумматора: от логических вентилей к релейным диаграммам

Когда нужно сложить два двоичных разряда, самым простым устройством является полусумматор (half-adder). Его реализация на логических вентилях показана ниже:

Символ Σ обозначает выход «суммы» — младший значащий бит (LSB) результата, в то время как Cout представляет выход «переноса» — старший значащий бит (MSB).

В системах промышленного управления та же функциональность может быть выражена в релейной (лестничной) логике:

Обе диаграммы выполняют идентичное двоичное сложение, с арифметическими правилами, зашитыми непосредственно в жесткую проводку схемы.

В отличие от арифметических операций вроде умножения, которые бы потребовали полностью другую схему соединений, полусумматор посвящен суммированию двух бит. Переконфигурирование его для другой функции потребовало бы перепроводки и потенциально новых компонентов.

Таким образом, цифровые арифметические схемы ведут себя похоже на аналоговые: они выполняют ровно то, для чего они пропайаны, не больше, не меньше. Однако это ограничение не присуще цифровому дизайну. Сохраняя арифметические правила как программируемые данные — используя таблицы поиска или конечные автоматы — мы можем создавать устройства, выполняющие любые вычисления по требованию, порождая современные программируемые компьютеры.

Хотя эта статья не охватывает все возможные дизайны, она предлагает лаконичный, но глубокий взгляд на основные концепции программируемых устройств, начиная с часто упускаемых строительных блоков: памяти таблиц поиска (lookup-table memories) и конечных автоматов (finite-state machines).

СВЯЗАННЫЙ РАБОЧИЙ ЛИСТ:

• Рабочий лист: Цифровые математические схемы