Кремний-германий FinFETы: пионерские низкорезистивные каналы для 7нм и далее

В IBM Research в Олбани, штат Нью-Йорк, наша полупроводниковая команда толкает CMOS технологию к 10 нм, 7 нм и будущим узлам. По мере уменьшения размеров устройств сопротивление транзисторного канала становится решающим фактором чип-продуктивности. Инновация канального материала для снижения этого сопротивления поэтому критична, чтобы держать 7 нм и далее конкурентоспособными. Наш фокус — кремний-германий (SiGe), ключевой материал, обеспечивший энерго-производительные выгоды, подсвеченные в прошлогоднем 7-нм запуске.

Симметричные Si FinFET (a) и SiGe FinFET (b) профили на 10 нм, фabрикованные в SUNY Polytechnic's NanoTech Complex. SiGe FinFETы демонстрируют превосходные электрические свойства.

Текущие 14-нм FinFET чипы используют кремний-только каналы — стабильность кремния ограничивает за эту шкалу. В контрасте, SiGe-базированные FinFETы доставили доказанные производительные выгоды под индустриальными 10-нм стандартами, предлагая практичный путь к масштабируемой CMOS технологии. Одно преимущество — способность интегрировать и низкопотребляющие, и высокопроизводительные устройства на одном кристалле без компромиссов.

SiGe FinFETы также демонстрируют улучшенную электрическую надежность, перерастающую в более стабильную чип-продуктивность на протяжении жизни. Следовательно, тот же процессовый поток служит и высокопроизводительным суперкомпьютерам, и энергограниченным мобильным устройствам.

Вводя более крупные атомы германия в кремниевую решетку, SiGe создает намеренный lattice mismatch, генерирующий напряжение в транзисторном канале. Это напряжение повышает подвижность носителей, позволяя больше току течь при более низком напряжении. Таким образом, SiGe позволяет масштабируемую дорожную карту к меньшим измерениям, сохраняя баланс мощность-производительность.

SiGe для будущих узлов: решение вызовов производства 10 нм & 7 нм чипов

Поддержание напряжения через весь интеграционный поток и контроль дефектности — две главные технические преграды для SiGe FinFETов на 10 нм и ниже. Напряжение может быть потеряно во время термических отжигов, активирующих допанты, во время source/drain recess шагов, формирующих униформную юкцию, или во время паттернинга финов в дизайнах, требующих ультра-коротких финов.

Контроль дефектов равно критичен для массового производства. Lattice mismatch между SiGe каналом и его кремниевым субстратом делает сложным удержание уровней дефектов в производимых пределах по всему вейферу. Через передовые эпитаксиальные росты, инновационную интеграцию фин-модуля и уточненную source/drain инженерию, мы достигли удержания напряжения и низкой дефектности в наших 10-нм и 7-нм тестовых узлах.

Строя на этом feasibility study, мы сотрудничаем с чип-дизайнерами и фаундри, чтобы привести SiGe FinFETы к объемному производству. Мы предвидим, что SiGe заменит кремниевые FinFETы в CMOS узлах следующего поколения, питая все от суперкомпьютеров до мобильных устройств. Технология также держит обещание для «more-than-Moore» приложений — облака, когнитивные вычисления и другие низкопотребляющие сценарии — где эффективное использование энергии первостепенно.

Дополнительное чтение

Пересечения финов и гейт-стека для ширин финов от 87 нм (a) до 3 нм (g) с более высоким Ge содержанием для SiGe Fin.

На этом году IEEE VLSI симпозиуме наши команды представили набор устройства, материала и интеграционных прорывов, использующих SiGe под 10-нм ground rules и закладывающих путь к 7-нм узлу, который мы фabриковали прошлый год. Хайлайты включали контроль дефектности, инновации гейт-стека и интерфейсного слоя, адаптированные для SiGe Fin, и передовые контактные техники — все детализировано в наших VLSI статьях.

• T2.2: «FINFET Technology Featuring High Mobility SiGe Channel for 10 nm and Beyond»
• T4.3: «Selective GeO_x-Scavenging from Interfacial Layer on Si_1‑xGe_x Channel for High Mobility Si/Si_1‑xGe_x CMOS Application»
• T9.3: «Replacement High‑K/Metal‑Gate High‑Ge‑Content Strained SiGe FinFETs with High Hole Mobility and Excellent SS and Reliability at Aggressive EOT ~7Å and Scaled Dimensions Down to Sub‑4 nm Fin Widths»
• T7.2: «Ti and NiPt/Ti Liner Silicide Contacts for Advanced Technologies»

Схема изобретательного селективного GeOx-scavenging процесса (a) и GeOx-свободного интерфейсного слоя (b) с SiGe каналом.

*—FinFET относится к транзисторной архитектуре, поднимающей канал в финообразные структуры.

Дечао Гуо — исследовательский сотрудник, мастер-изобретатель и менеджер Advanced Device Design & Integration в IBM Research.