Cadence запускает ML-ориентированный инструмент Cerebrus для повышения продуктивности дизайна чипов в 10x и PPA на 20%

Дизайн чипов стремительно эволюционирует — клиенты требуют больше функций, меньший фуутпринт и меньшую мощность, толкая сложность на новые высоты. Инженеры все больше натянуты, делая трудным доставку продуктов по расписанию. Cadence Design Systems отвечает Cerebrus Intelligent Chip Explorer, инструментом на базе машинного обучения (ML), оптимизирующим весь поток RTL-к-signoff.

Cerebrus заявляет до 10-кратного увеличения продуктивности дизайна и 20% улучшения мощности, производительности и площади (PPA) по широкому спектру приложений — от потребительской электроники до гипермасштабных вычислений, 5G, авто и мобильного дизайна. Решение комбинирует он-сайт и облачные вычисления для автоматизации того, что традиционно требовало дюжин инженеров и месяцев ручной итерации.

«Это первый полноценный инструмент полной цифровой оптимизации с использованием ML», — сказал Род Меткалф, директор по управлению продуктом Cadence. «По мере роста сложности дизайна инженеры вынуждены итерировать вручную, что не масштабируемо. Cerebrus использует массивные вычисления для упрощения автоматизации и разблокировки более высокой продуктивности».

Меткалф подсветил случай, когда один инженер сошелся на улучшенном 5 нм мобильном CPU дизайне за всего 10 дней, автоматически улучшив его PPA.

Другой вариант использования демонстрирует автоматизированную оптимизацию флурплана, дающую значительные приросты тайминга и мощности.

Повторно используя историческое дизайнерское знание, Cerebrus устраняет повторяющееся ручное обучение, освобождая инженеров для фокуса на высоко-воздейственных задачах. Cadence описывает это как «революцию» в электронной автоматизации проектирования (EDA), позиционируя инструмент как необходимый для команд, работающих с передовыми узлами и всегда растущей сложностью дизайна.

Ранние приемники включают Renesas и Samsung Foundry. Сатоси Сибатани из Renesas отметил, что автоматизированная оптимизация потока с Cerebrus доставила более 10% улучшения производительности дизайна. Сангюн Ким из Samsung Foundry сообщил более 8% снижения мощности на критических блоках и 50% улучшения тайминга после всего нескольких дней использования.

• Reinforcement ML: Исследует неочевидные решения потока, улучшая PPA и продуктивность.
• Повторное использование ML модели: Автоматически применяет прошлые уроки к новым проектам, сокращая кривую обучения.
• Улучшенная продуктивность: Один инженер может авто-оптимизировать полные RTL-к-GDS потоки для нескольких блоков одновременно.
• Массово распределенные вычисления: Масштабирует он-сайт или облачные ресурсы для быстрого исследования.
• Интуитивный интерфейс: Интерактивная кабина предоставляет реально-временную аналитику и управление запусками.

Cerebrus бесшовно интегрируется с более широким цифровым полноценным набором Cadence — включая синтез Genus, реализацию Innovus, тайминговый sign-off Tempus, RTL мощность Joules, цельность мощности IC Voltus и верификацию Pegasus — предлагая клиентам быстрый, предсказуемый путь к закрытию дизайна.