TTL NAND и логические элементы AND

Предположим, мы изменили нашу базовую схему инвертора с открытым коллектором, добавив вторую входную клемму точно так же, как и первую:

Эта схема иллюстрирует реальную схему, но она не называется «двухвходовым инвертором». Путем анализа мы выясним, какова логическая функция этой схемы и, соответственно, как ее следует обозначать.

Так же, как в случае инвертора и буфера, кластер «управляющих» диодов, помеченный «Q1», на самом деле сформирован как транзистор, даже если он не используется в качестве усилителя. К сожалению, простой структуры транзистора NPN недостаточно для моделирования трех В этой диодной цепи необходимы PN-переходы, поэтому требуется другой транзистор (и символ).

Этот транзистор имеет один коллектор, одну базу и два излучатели, а в схеме это выглядит так:

В схеме с одним входом (инвертор) заземление входа привело к выходу, который принял состояние «высокий» (1). В случае конфигурации выхода с открытым коллектором это «высокое» состояние было просто «плавающим».

Разрешение входу плавать (или быть подключенным к Vcc) привело к тому, что выход стал заземленным, что является «низким» или нулевым состоянием. Таким образом, результат 1 соответствует выходу 0, и наоборот.

Иллюстрация схемы для состояний ввода

Поскольку эта схема очень похожа на простую схему инвертора, с той лишь разницей, что вторая входная клемма подключена таким же образом к базе транзистора Q2, мы можем сказать, что каждый из входов будет иметь одинаковое влияние на выход.

А именно, если любой из входов заземлен, транзистор Q2 будет принудительно переведен в состояние отсечки, таким образом отключив Q3 и освободив выход (выход становится «высоким»). Следующая серия иллюстраций показывает это для трех состояний ввода (00, 01 и 10):

В любом случае, когда есть заземленный («низкий») вход, выход гарантированно будет плавающим («высоким»). И наоборот, единственный раз, когда на выходе когда-либо будет низкий уровень, это если транзистор Q3 включается, что означает, что транзистор Q2 должен быть включен (насыщен), что означает, что ни один из входов не может отводить ток R1 от базы Q2.>

Единственное условие, которое удовлетворяет этому требованию, - это когда оба входа «высокие» (1):

NAND Gate

Собрав и свел эти результаты в таблицу истинности, мы видим, что шаблон соответствует шаблону логического элемента И-НЕ:

В предыдущем разделе, посвященном воротам NAND, этот тип ворот был создан путем взятия логического элемента И и увеличения его сложности путем добавления к выходу инвертора (НЕ элемента). Однако, когда мы исследуем эту схему, мы увидим, что функция И-НЕ на самом деле является самым простым и естественным режимом работы для этой конструкции TTL.

Чтобы создать функцию И с использованием схемы TTL, нам нужно увеличить сложность этой схемы за счет добавления каскада инвертора к выходу, точно так же, как нам пришлось добавить дополнительный транзисторный каскад в схему инвертора TTL, чтобы превратить его в буфер:

И ворота

Таблица истинности и эквивалентная схема затвора (вентиль И-НЕ с инвертированным выходом) показаны здесь:

Конечно, схемы затвора И-НЕ и И-И могут быть спроектированы с выходными каскадами с тотемными полюсами, а не с открытым коллектором. Для простоты я предпочитаю показывать версии с открытым коллектором.

ОБЗОР:

• Логический элемент TTL NAND можно создать, взяв схему инвертора TTL и добавив еще один вход.
• Логический элемент И может быть создан путем добавления каскада инвертора к выходу схемы логического элемента И-НЕ.

СВЯЗАННЫЙ РАБОЧИЙ ЛИСТ:

• Рабочий лист логических ворот TTL