RISC-V International и CHIPS Alliance создали рабочую группу OmniXtend для стандартов кэш-когерентности

RISC-V International и CHIPS Alliance объявили о совместной работе по обновлению спецификации и протокола OmniXtend Cache Coherency, а также по созданию инструментов разработчика для поддержки нового стандарта.

Была сформирована новая рабочая группа OmniXtend для создания открытого, кэш-когерентного единого стандарта памяти для многоядерных вычислительных архитектур. OmniXtend — это полностью открытый сетевой протокол, который обменивается сообщениями когерентности напрямую с кэшами процессоров, контроллерами памяти и различными ускорителями, обеспечивая эффективный способ подключения новых ускорителей, накопителей и устройств памяти к системам на кристалле (SoC) на базе RISC-V. Он также может обеспечивать многосокетные системы RISC-V.

Группа обновит спецификацию и протокол OmniXtend, разработает архитектурные модели симуляции, предоставит эталонную реализацию на уровне регистровых передач (RTL) и создаст верификационную среду. Эти инструменты упростят использование OmniXtend для data-centric приложений.

«По мере того как RISC-V International разрабатывает независимые от реализации спецификации и компоненты экосистемы, приоритетом является обеспечение совместимости с новыми и устоявшимися стандартами», — сказал Марк Хаймлштайн, CTO RISC-V International. «Общая рабочая группа будет сотрудничать с различными группами RISC-V для пересмотра протокола OmniXtend с фокусом на управление кэшем, уделяя особое внимание обеспечению когерентности для участников RISC-V».

«Новообразованная рабочая группа OmniXtend установит стандарт для открытых когерентных гетерогенных вычислительных архитектур», — сказал Роб Мейнс, генеральный менеджер CHIPS Alliance. «Мы планируем позволить комбинацию блоков аппаратной IP, давая разработчикам большую гибкость проектирования для выбора оптимального решения для их конкретных потребностей. Мы призываем сообщество RISC-V присоединиться к этой важной инициативе, которая откроет новые возможности проектирования с OmniXtend».

Ускоренный процесс расширения архитектуры

В прошлом месяце RISC-V International представил ускоренный процесс для оптимизации стандартизации небольших предложений расширений архитектуры. Процесс нацелен на простые расширения, которые приносят пользу значительной части сообщества RISC-V, решают чёткую проблему, гармонично вписываются в существующую архитектуру и свободны от споров.

Ускоренный процесс расширения архитектуры определяет этапы разработки и стандартизации расширений, соответствующих этим критериям, сохраняя контроль качества под надзором соответствующего постоянного комитета RISC-V. После внутреннего рассмотрения предложения входят в 45-дневный период публичного рецензирования.

Хаймлштайн отметил: «Система Fast-Track позволяет нам быстрее отвечать на потребности сообщества RISC-V по мере экспоненциального роста разнообразия решений и приложений на базе RISC-V».

Расширение ZiHintPause, позволяющее инженерам снижать потребление энергии, стало первым, ратифицированным по этому новому процессу. Оно улучшает производительность циклов ожидания (spin-wait) и позволяет многонитковым ядрам временно освобождать ресурсы расширения. Расширение добавляет одну инструкцию PAUSE (закодированную как HINT) в ISA. Хаймлштайн добавил: «Ратификация ZiHintPause демонстрирует, как этот упрощённый процесс значительно ускоряет рассмотрение важных расширений, сохраняя при этом принцип открытости RISC-V с публичным рецензированием».

Грег Фейвор, сооснователь и CTO Ventana Micro Systems, сказал: «Это важное расширение для ISA RISC-V, и мы рады, что ZiHintPause удалось ратифицировать быстро, и теперь оно доступно всему сообществу RISC-V. Fast-Track сохраняет необходимые проверки и балансы для обеспечения правильного проектирования расширений и соответствия архитектурному подходу RISC-V, прокладывая путь для быстрого расширения набора стандартизированных расширений RISC-V International».

Связанный контент:

• Раскрытие тайн пользовательских расширений в проектировании SoC на RISC-V
• SoC Telink использует RISC-V P-extension для AI/ML на периферийных устройствах
• Open source GPU строится на RISC-V
• Ядро RISC-V Micro Magic выдаёт 110 000 CoreMarks/Ватт
• RISC-V Summit: основные моменты повестки
• Imperas расширяет референс-симулятор RISC-V для покрытия верификацией