Необходимость упаковки шкалы чипа на уровне пластины в SRAM

Говоря о будущем носимых технологий, Ральф Остерхаут (генеральный директор группы дизайна Osterhout) сделал четкое и актуальное наблюдение:« Не сработает громоздкое устройство, отдаляющее людей от окружающей среды. Если вы говорите о чем-то, что заставляет вас выглядеть как акула-молот с проводами? Тогда нет. Это не сработает ". ( источник ) Это ясно указывает на будущий курс инноваций в области носимых устройств. Совершенно ясно, что для успеха носимая электроника должна быть небольшой по размеру и при этом сохранять производительность.

Чтобы уменьшить занимаемую площадь и, как следствие, общее пространство на плате, микроконтроллеры переходят на более мелкие технологические узлы каждое последующее поколение. В то же время они развиваются, чтобы выполнять более сложные и мощные операции. Потребность в увеличении кэш-памяти становится неизбежной по мере усложнения операций. К сожалению, с каждым новым технологическим узлом увеличение встроенной кэш-памяти (встроенной SRAM) становится сложной задачей по нескольким причинам, включая более высокий SER, более низкий выход и повышенное энергопотребление. Кроме того, у клиентов также есть индивидуальные требования к SRAM. Чтобы производитель микроконтроллеров предоставил все возможные размеры кэша, им потребуется портфель, который слишком велик, чтобы им можно было управлять. Это вызывает необходимость ограничить встроенную SRAM на кристалле контроллера и вместо этого кэшировать через внешнюю SRAM.

Однако использование внешней SRAM затрудняет сам процесс миниатюризации, поскольку внешние SRAM занимают значительное пространство на плате. Из-за своей шеститранзисторной структуры уменьшение размера внешней SRAM за счет ее миграции на более мелкие технологические узлы вызовет те же проблемы, что и миниатюризация встроенных SRAM.

Это подводит нас к следующей альтернативе этой давней проблемы:уменьшить соотношение размера корпуса микросхемы к размеру кристалла во внешней SRAM. Обычно размер упакованной микросхемы SRAM во много раз (до 10 раз) превышает размер кристалла. Один из распространенных способов решения проблемы - вообще не использовать упакованный чип SRAM. Вместо этого имеет смысл взять матрицу SRAM (1/10 ^th размером с микросхему SRAM) и упаковать его вместе с кристаллом MCU с использованием сложной многочиповой упаковки (MCP) или методов трехмерной упаковки (также известных как SiP или System-in-Package). Однако этот метод требует значительных вложений и подходит только для крупнейших производителей. С точки зрения конструкции это также снижает гибкость, поскольку компоненты SiP нелегко заменить. Например, если доступна новая технология SRAM, мы не сможем легко заменить кристалл SRAM в SiP. Чтобы заменить какой-либо кристалл в пакете, потребуется переквалификация всего SiP. Переквалификация требует реинвестирования и дополнительного времени.

Так есть ли способ сэкономить место на плате, сохранив при этом SRAM вне MCU и не допуская проблем с MCP? Возвращаясь к соотношению размеров кристалла и кристалла, мы видим возможности для значительного улучшения. Почему бы не проверить, может ли быть пакет, который может прилипать к кристаллу? Другими словами, если вы не можете удалить пакет, вместо этого уменьшите соотношение размеров.

В настоящее время наиболее передовым подходом является уменьшение размера упакованного кристалла с помощью WLCSP (масштабируемая упаковка кристалла на уровне пластины). WLCSP относится к технологии сборки отдельных блоков в пакеты после их вырезания из пластины. Устройство по сути представляет собой матрицу с массивом выпуклостей или шариков без использования каких-либо соединительных проводов или промежуточных соединений. Согласно спецификации, часть корпуса для масштабирования микросхемы имеет площадь, которая не более чем на 20% больше, чем кристалл. Сегодня этот процесс достиг такого уровня инноваций, когда производственные предприятия производят устройства CSP без увеличения площади штампа (лишь слегка увеличивая толщину, чтобы соответствовать выступам / шарикам).

Рисунок. Масштабируемая упаковка кристалла на уровне пластины (WLCSP) предлагает наиболее продвинутый подход к уменьшению размера упакованного кристалла. Показанный здесь WLCSP был разработан Deca Technologies и не увеличивает площадь кристалла, из которого он состоит. (Источник:Deca Technologies / Cypress Semiconductor)

CSP имеет определенные преимущества перед голым кристаллом. Устройства CSP проще тестировать, обрабатывать, собирать и переделывать. Они также обладают улучшенными характеристиками теплопроводности. А когда штампы переходят на новые технологические узлы, размер CSP может быть стандартизирован, а штампы уменьшаются. Это гарантирует, что часть CSP может быть заменена частью CSP нового поколения без каких-либо осложнений, связанных с заменой кристалла.

Совершенно очевидно, что такая экономия места является значительной, когда речь идет о носимых устройствах и портативной электронике. Например, 48-шариковый BGA, используемый в памяти во многих носимых сегодня устройствах, имеет размеры 8 мм x 6 мм x 1 мм (48 мм ³ ). Для сравнения, такая же деталь в корпусе типа CSP имеет размеры 3,7 мм x 3,8 мм x 0,5 мм (7 мм ³ ). Другими словами, можно уменьшить громкость на 85%. Эта экономия может быть использована для уменьшения площади и толщины печатной платы портативного устройства. По этой причине растет спрос на устройства на основе WLCSP, помимо SRAM, со стороны производителей носимых устройств и IoT (Интернета вещей). Для получения дополнительной информации о проектировании с использованием WLCSP разработчики могут обратиться к «Приступая к работе с пакетами масштабирования микросхемы».