Слои абстракции дизайна

Прежде чем мы рассмотрим более подробно язык Verilog, было бы неплохо понять различные уровни абстракции при проектировании микросхем.

Верхний уровень представляет собой архитектуру системного уровня, которая определяет различные подблоки и группирует их на основе функциональности. Например, кластер процессоров будет иметь несколько ядер, блоков кэша и логику когерентности кэша. Все это будет инкапсулировано и представлено в виде единого блока с сигналами ввода-вывода.

На следующем уровне каждый подблок записывается на языке описания оборудования, чтобы точно описать функциональность каждого отдельного блока. Детали реализации более низкого уровня, такие как принципиальные схемы, технологические библиотеки, на этом этапе игнорируются. Например, блок контроллера будет иметь несколько файлов Verilog, каждый из которых описывает меньший компонент его функциональности.

Затем HDL преобразуются в схемы уровня ворот, которые также включают технологические библиотеки, характеризующие цифровые элементы, такие как триггеры. Например, цифровая схема для D-защелки содержит логические элементы И-НЕ, расположенные определенным образом, так что все комбинации входов D и E дают выход Q, заданный таблицей истинности.

Таблица истинности, по сути, дает перестановку всех уровней входного сигнала и результирующего выходного уровня, а таблица, приведенная ниже, предназначена для D-защелки с разрешающим контактом. Схема оборудования также может быть получена из таблицы истинности с использованием логической логики и К-карт. Однако следовать этому методу для более сложных цифровых блоков, таких как процессоры и контроллеры, нецелесообразно.

Реализация вентиля И-НЕ осуществляется путем соединения КМОП-транзисторов определенного формата. На этом уровне в процессе проектирования учитываются ширина канала транзистора, Vdd и способность управлять выходной емкостной нагрузкой.

Последним шагом является компоновка этих транзисторов в кремнии с использованием инструментов EDA, чтобы их можно было изготовить. На этом уровне потребуются некоторые знания устройств и технологий, потому что разные макеты в конечном итоге имеют разные физические свойства, такие как сопротивление и емкость, среди прочих последствий.

Стили дизайна

Кроме того, в дизайне цифровых блоков используются в основном два стиля:методология «сверху вниз» и «снизу вверх».

В этом стиле сначала определяется блок верхнего уровня вместе с идентификацией подмодулей, необходимых для построения верхнего блока. Точно так же каждый из подблоков далее делится на более мелкие компоненты, и процесс продолжается до тех пор, пока мы не достигнем конечной ячейки или стадии, на которой ее нельзя будет разделить дальше.

В этом случае первой задачей является определение доступных строительных блоков. Затем они соединяются и соединяются определенным образом для создания более крупных ячеек и используются для составления блока верхнего уровня.

Обычно используется комбинация обоих потоков. Архитекторы определяют представление дизайна на системном уровне, а дизайнеры реализуют логику каждого из функциональных блоков и синтезируются в вентили. До этого момента используется стиль сверху вниз. Тем не менее, эти ворота были построены по восходящему принципу, начиная с физического расположения наименьшего блока с наилучшей возможной площадью, производительностью и мощностью. Эти стандартные ячейки также имеют аппаратную схему и могут использоваться для получения различной информации, такой как время нарастания и спада, мощность и другие задержки. Эти ячейки становятся доступными для инструмента синтеза, который выбирает и создает их экземпляры там, где это необходимо.