RISC-V International и CHIPS Alliance сотрудничают в OmniXtend

RISC-V International и CHIPS Alliance объявили о совместном сотрудничестве по обновлению спецификации и протокола OmniXtend Cache Coherency, а также по созданию инструментов разработчика для OmniXtend.

В рамках сотрудничества RISC-V International и CHIPS Alliance сформировали новую рабочую группу OmniXtend, которая сосредоточится на создании открытого, согласованного и унифицированного стандарта памяти для многоядерных вычислительных архитектур. OmniXtend - это полностью открытый сетевой протокол для обмена сообщениями согласованности напрямую с кэшами процессора, контроллерами памяти и различными ускорителями, обеспечивающий эффективный способ подключения новых ускорителей, устройств хранения и памяти к системам RISC-V на кристалле (SoC). Его можно использовать для создания систем с несколькими сокетами RISC-V.

Группа обновит спецификацию и протокол OmniXtend, построит архитектурные имитационные модели и реализацию эталонного уровня передачи регистров (RTL), а также создаст инструментальные средства проверки. Эти инструменты для открытой стандартной унифицированной шины когерентности памяти с использованием OmniXtend упростят разработчикам использование OmniXtend для приложений, ориентированных на данные.

«Поскольку RISC-V International разрабатывает независимые от реализации спецификации и компоненты экосистемы, для нас важным приоритетом является обеспечение того, чтобы все, что мы разрабатываем, будет работать с новыми и установленными стандартами. Совместная рабочая группа будет взаимодействовать с различными группами RISC-V для обзора протокола OmniXtend, уделяя особое внимание управлению кешем и уделяя пристальное внимание обеспечению согласованности для участников RISC-V », - сказал Марк Химельштейн, технический директор RISC-V International. «В результате этих совместных усилий сообщество RISC-V получит инструменты, необходимые для использования открытого, согласованного и унифицированного стандарта памяти для всех типов приложений, ориентированных на данные».

«Недавно сформированная рабочая группа OmniXtend установит стандарт для открытых, согласованных гетерогенных вычислительных архитектур. Мы планируем использовать сочетание аппаратных IP-блоков, что даст разработчикам больше гибкости при проектировании, чтобы они могли выбирать то, что лучше всего подходит для их конкретных потребностей », - сказал Роб Мейнс, генеральный менеджер CHIPS Alliance. «Мы призываем сообщество RISC-V принять участие в этой важной инициативе, которая откроет новые возможности дизайна с OmniXtend».

Ускоренный процесс расширения архитектуры

В прошлом месяце RISC-V International упростил стандартизацию небольших предложений по расширению архитектуры за счет ускоренного процесса. Этот ускоренный процесс является средством создания относительно небольшого расширения архитектуры без создания группы задач. Предлагаемое расширение должно иметь простой характер, что представляет ценность для значительной части сообщества RISC-V. Он должен решать конкретную и четко очерченную проблему или потребность, четко вписываться в существующую архитектуру и текущие твердые проекты расширений и не вызывать разногласий.

«Ускоренный процесс расширения архитектуры» (Fast Track) определяет процесс разработки и стандартизации расширений архитектуры, которые соответствуют определенным критериям, обеспечивая при этом разумный контроль качества под надзором и одобрением соответствующего постоянного комитета RISC-V. После того, как расширение было отправлено на рассмотрение, оно пройдет внутреннюю проверку, прежде чем вступит в 45-дневный процесс общественной проверки.

Химельштейн прокомментировал:«Система Fast Track позволяет нам быстрее удовлетворять потребности сообщества RISC-V, поскольку разнообразие решений и приложений RISC-V продолжает расти в геометрической прогрессии».

Расширение ZiHintPause, которое позволяет инженерам снизить энергопотребление своих проектов, является первым, ратифицированным в рамках этого нового процесса. Расширение также помогает повысить производительность циклов ожидания и вращения и позволяет многопоточным ядрам временно отказываться от ресурсов расширения. Расширение ZiHintPause добавляет к ISA одну инструкцию PAUSE (закодированную как HINT). Химельштейн сказал:«Ратификация ZiHintPause демонстрирует, как этот упрощенный процесс значительно ускоряет проверку важных расширений, сохраняя при этом основную открытость RISC-V с периодом публичной проверки».

«Это важное расширение для RISC-V ISA, поэтому мы рады видеть, что ZiHintPause удалось быстро ратифицировать и теперь он доступен для использования всем сообществом RISC-V», - сказал Грег Фавор, соучредитель и Технический директор, Ventana Micro Systems. «Fast Track поддерживает необходимые системы сдержек и противовесов, чтобы гарантировать, что расширения правильно спроектированы и соответствуют архитектурному подходу RISC-V, и в то же время прокладывает путь RISC-V International для быстрого расширения своего набора стандартизованных расширений».

Связанное содержание :

• Раскрытие тайны пользовательских расширений в дизайне SoC RISC-V
• Telink SoC использует расширение P RISC-V для AI / ML на периферийных устройствах.
• GPU с открытым исходным кодом, основанный на RISC-V
• Ядро Micro Magic RISC-V обеспечивает 110 000 оценок CoreMarks / Вт.
• Саммит RISC-V:основные моменты повестки дня
• Imperas расширяет эталонный симулятор RISC-V для анализа проверки на основе покрытия.