Расшифровка токов утечки в короткоканальных MOS-транзисторах: ключевые идеи для низкопотребляющего дизайна

Эта статья охватывает основы MOS-транзисторов для лучшего понимания тока утечки, возникающего в таких транзисторах.

MOS-транзисторы масштабируются для максимизации плотности в интегральных схемах. Это привело к уменьшению толщины оксида, что, в свою очередь, снизило пороговое напряжение MOS-устройств. При более низких пороговых напряжениях ток утечки становится значительным и способствует рассеиванию мощности. Поэтому жизненно важно знать различные типы токов утечки в MOS-транзисторе.

Прежде чем пытаться понять различные компоненты тока утечки, давайте сначала вернемся к основным концепциям MOS-транзистора. Это поможет нам получить более глубокие идеи по теме.

Структура MOS-транзистора: повторный обзор

Структура MOS-транзистора состоит из металла, оксида и полупроводниковой структуры (отсюда MOS).

Рассмотрим NMOS-транзистор с p-подложкой и n+ диффузионными колодцами как стоком и источником. Оксидный слой из SiO₂ выращен над каналом между стоком и источником. Затворная обкладка сделана из n+ легированного полисилиция или алюминия.

В безусловном состоянии pn-переходы на интерфейсе сток/источник и подложки обратно смещены. Энергетическая диаграмма транзистора показана на рисунке 2.

Как видно, уровни Ферми металла, оксида и полупроводника выравниваются. В Si энергетических зонах есть изгиб из-за падения напряжения на интерфейсе оксид-полупроводник. Направление встроенного электрического поля — от металла к оксиду к полупроводнику, а направление падения напряжения — противоположно направлению электрического поля.

Это падение напряжения происходит из-за разности работ выхода металла и полупроводника (часть падения происходит на оксиде, остальная — на интерфейсе Si-SiO₂). Работа выхода — это энергия, необходимая электронам для побега с уровня Ферми в свободное пространство. Больше о диаграмме зон MOS-транзистора и изгибе зон можно узнать в видео Джордана Эдмундса.

Накопление

Далее, предположим, что на затворе отрицательное напряжение, а источник, сток и подложка заземлены. Из-за отрицательного напряжения дырки в подложке (большинственные носители) притягиваются к поверхности. Это явление называется накоплением. Меньшинственные носители в подложке (электроны) отталкиваются глубоко в нее. Соответствующая энергетическая диаграмма приведена ниже.

Поскольку направление электрического поля — от полупроводника к оксиду к металлу, энергетические зоны изгибаются в противоположном направлении. Также обратите внимание на смещения уровней Ферми.

Обеднение и области обеднения

Альтернативно, рассмотрим напряжение на затворе чуть больше нуля. Дырки отталкиваются обратно в подложку, и канал обедняется от подвижных зарядовых носителей. Это явление называется обеднением, и создается область обеднения шире, чем в безусловном состоянии.

Поскольку электрическое поле направлено от металла к оксиду к полупроводнику, энергетические зоны изгибаются вниз.

Поверхностная инверсия

Если положительное напряжение на затворе дальше увеличивается, меньшинственные носители в подложке (электроны) притягиваются к поверхности канала. Это явление называется поверхностной инверсией, а напряжение на затворе, при котором поверхность только инвертируется, известно как пороговое напряжение (V_th).

Электроны создают проводимый канал между источником и стоком. Если напряжение на стоке затем увеличивается от нулевого потенциала, начинает течь стоковый ток (I_d) между источником и стоком. Энергетические зоны изгибаются еще больше вниз и на интерфейсе полупроводник-оксид.

Здесь внутренний уровень Ферми меньше уровня Ферми p-подложки. Это подтверждает, что на поверхности полупроводник n-типа (в диаграммах зон n-материала внутренний уровень Ферми на более низком энергетическом уровне, чем донорский).

В следующей статье мы рассмотрим шесть типов тока утечки, встречающихся в MOS-транзисторах.