CEVA-BX: Унифицированный DSP/MCU процессор для IoT, авто и промышленности нового поколения

Гибридная архитектура CEVA-BX

CEVA представила гибридный процессор CEVA‑BX вместе с движком распознавания речи WhisPro. CEVA‑BX объединяет возможности цифрового сигнального процессора (DSP) и микроконтроллера (MCU) в одном кремниевом решении, удовлетворяя растущий спрос на высокопроизводительную обработку сигналов и универсальные вычисления в IoT, потребительской электронике, авто и промышленности.

Традиционно разработчикам приходилось жонглировать отдельными MCU и DSP для смешанных нагрузок вроде celular IoT, сенсорного фьюжна и инференса нейросетей. Этот подход часто приводил к сложным SoC-дизайнам или компромиссам либо в производительности обработки сигналов, либо в гибкости управления. CEVA‑BX закрывает эту щель, предоставляя параллельную архитектуру, сочетающую скорость DSP с программируемостью MCU.

Архитектура ядра

Ядро имеет 11-ступенчатый конвейер переменной длины и два скалярных процессорных блока (SPU) с нативной поддержкой комплексных математических операций, БПФ и ускорения деления. Опциональные блоки двойной, одинарной и полуточной точности с плавающей запятой охватывают широкий спектр нагрузок. SIMD-расширения обеспечивают векторную обработку, необходимую для инференса нейросетей и других параллельных задач. Для MCU-стиля управления набор инструкций предлагает полную совместимость с C, щедрый регистровый файл и оптимизированные буферы ветвлений/циклов, уменьшающие размер кода и повышающие производительность.

Рисунок 1. Блок-схема CEVA‑BX. (Источник: CEVA)

Память и масштабируемость

Память управляется полностью кэшированной подсистемой, поддерживающей до 4 ГБ программного и данныхного пространства, с выделенными мастер-портами для каждого домена памяти. Разработчики могут дальше повышать сложность приложений, используя автоматическое управление очередями и буферами CEVA‑Connect, позволяя интеграцию сопроцессоров и создание многоядерных кластеров CEVA‑BX (Рисунок 2).

Рисунок 2. Передачи данных CEVA‑Connect. (Источник: CEVA)

Конфигурации и производительность

Изначально доступно в двух конфигурациях: CEVA‑BX1 предлагает один 32×32-битный MAC и четыре 16×16-битных MAC, а CEVA‑BX2 — четыре 32×32-битных MAC и восемь 16×16-битных MAC. Обе поддерживают 16×8-битные и 8×8-битные MAC-операции. CEVA‑BX2 ориентирован на высокоинтенсивные нагрузки вроде 5G PHY-контроля, бимформинга многомикрофонных систем и глубоких нейросетей для распознавания речи, доставляя до 16 GMAC/с. CEVA‑BX1 нацелен на низко- и среднеуровневые DSP-задачи — cellular IoT, протокольные стеки, всегда включённый сенсорный фьюжн — с производительностью до 8 GMAC/с. Безопасность обеспечивается выделенными доверенными режимами выполнения, соответствующими строгим стандартам безопасности.

Программная экосистема

CEVA поддерживает железо надежной софтовой экосистемой: продвинутый LLVM-компилятор, Eclipse-отладчик, DSP- и нейросетевые библиотеки, поддержку Android NN API, ARM NN и TensorFlow Lite, а также выбор ведущих RTOS. Подробнее на странице продукта CEVA‑BX.

WhisPro: Распознавание речи

Технология WhisPro ускоряет внедрение голосовых умных устройств, подключаемых к облачным ассистентам вроде Amazon Alexa, Google Assistant и Baidu DuerOS. Проектируемая для always-on edge-сценариев, WhisPro использует масштабируемую рекуррентную нейросеть (RNN), способную распознавать одну триггер-фразу или несколько одновременно, поддерживая множественные ИИ-ассистентов. С шумоустойчивостью WhisPro достигает более 95% спикер-независимой точности триггер-фраз при низком энергопотреблении и вычислительной нагрузке. Для усиленной шумоустойчивости разработчики могут сочетать WhisPro с фронтендом шумоподавления ClearVox от CEVA. Вместе они дают шумоустойчивое решение голосовой активации для устройств CEVA‑TeakLite‑4, CEVA‑X2 и CEVA‑BX. Подробнее на странице WhisPro.