Xilinx представляет серию Versal HBM, движущую полосу пропускания и безопасность следующего поколения сети

Xilinx укрепила свою позицию в высокопроизводительных сетях и рабочих нагрузках центров обработки данных, представив серию Versal HBM — расширение своей платформы адаптивного ускорения вычислений (ACAP), интегрирующей память с высокой полосой пропускания (HBM2e) непосредственно в кремний.

Используя технологию 3D-стопки TSMC Co-WoS, новая линейка доставляет 820 ГБ/с устойчивой пропускной способности и 32 ГБ набордной емкости. Это представляет восьмеро кратную полосу пропускания памяти по сравнению с сопоставимым DDR5-базированным дизайном при снижении потребления энергии на 63% — сравнение проведено от типичной четырехчиповой конфигурации DDR5-6400.

«Схождение полосы пропускания, производительности и безопасности критично», — говорит Майк Томпсон, старший менеджер продуктовой линии Versal FPGA Xilinx. «Versal HBM расширяет емкость через эти три слоя, позволяя нам держать шаг с взрывающимся объемом сетевого трафика и растущим спросом на безопасную, высокопропускную обработку».

Архитектура заменяет один сверхлогический регион (SLR) в базовом устройстве Versal Premium на стопку HBM2e и добавляет выделенный контроллер HBM в другом SLR. Этот модулярный обмен дает эквивалент 14 Virtex-E UltraScale+ FPGA при устранении 32 DDR5 чипов, драматически снижая недвижимость платы и потребление энергии.

Versal HBM также включает закаленную IP-ядро набор, поддерживающий 5,6 Тбит/с последовательной полосы пропускания через 112 Гбит/с PAM4 трансиверы, 2,4 Тбит/с масштабируемого Ethernet, 1,2 Тбит/с линейной скорости шифрования, 600 Гбит/с Interlaken и 1,5 Тбит/с PCIe Gen5 с встроенным DMA. Платформа нативно поддерживает CCIX и CXL, предоставляя out-of-the-box многотерабитный сетевой стек для широкого массива протоколов и оптических стандартов.

Как по-настоящему адаптивная вычислительная платформа, Versal HBM может переконфигурировать свою логику за миллисекунды, позволяя дизайнерам развертывать AI инференс, DSP и скалярные рабочие нагрузки на лету. Эта гибкость устраняет необходимость в перепроектировании железа и ускоряет время выхода на рынок для эволюционирующих алгоритмов и возникающих протоколов.

Результат — мощный ускоритель, превосходящий в больших данных сценариях — обнаружение мошенничества, рекомендательные движки, ускорение баз данных, финансовое моделирование и глубокое обучение инференс для обработки естественного языка. Доставляя порядки производительностей приростов над современными серверными CPU и поддерживая датасеты в четыре раза больше, клиенты могут сократить количество серверов и сократить общую стоимость владения.

В сетях, одиночный Versal HBM ACAP может заменить множество NPU и DDR модулей, требуемых для 800 Г следующего поколения файрвола. Устройство обрабатывает пакетную обработку, функции безопасности и AI-базированное обнаружение аномалий за долю мощности и форм-фактора, давая существенные CapEx и OpEx экономии для облачных и сетевых операторов.

Versal HBM доступен для железных, программных и данных разработчиков. Vivado Design Suite, Vitis Unified Software Platform и Vitis AI предоставляют сплошную среду разработки, охватывающую RTL, C/C++ и доменно-специфические фреймворки.

Производственно-готовые 7 нм Versal устройства формируют основу. Разработчики могут прототипировать на Versal Premium платах и мигрировать к Versal HBM, когда оно станет доступным. Семплирование начинается в начале 2022 года, с полной документацией и ранними инструментами доступа, запланированными на конец 2021 года.