Усилительный режим IGFET: основы, применения и проектные соображения

Усилительный режим IGFET

Усилительный режим изолированных-затворных полевых транзисторов (IGFET) — основа современной CMOS логики, РЧ усилителей и силовой электроники. В отличие от депелеционных приборов, они остаются непроводящими до тех пор, пока положительное затворное смещение не включит их, предлагая превосходный контроль утеточных токов и позволяя высокоплотную интеграцию.

Базовая структура и работа

• Затворной оксид: Тонкий SiO₂ или высокок диэлектрик, изолирующий затворной электрод.
• Источник/Сток: Сильно легированные n- или p-типовые области.
• Канал: Нелегированный кремний, формирующий проводимый путь, когда затворное напряжение превышает пороговое.

Когда затворное напряжение превышает пороговое (Vₜ), образуется инверсионный слой, переводящий транзистор «в открытое состояние». Стоковый ток следует классическим уравнениям MOSFET:

I_D = (μC_ox/2)(W/L)(V_GS – Vₜ)² (линейная область)
I_D = (μC_ox/2)(W/L)(V_GS – Vₜ)² (насыщение)

где μ — подвижность носителей, C_ox — удельная емкость оксида, W/L — отношение ширины к длине канала.

Типичные применения

1. Цифровая логика: CMOS инвертеры, NAND/NOR вентили, ячейки SRAM.
2. Аналоговые входные тракты: РЧ передатчики, смесители, напряжение-управляемые генераторы.
3. Управление питанием: Нижние и верхние ключи в DC-DC преобразователях.

Ключевые проектные соображения

• Контроль порогового напряжения: Теский разброс Vₜ критичен для субпороговой утечки.
• Масштабирование длины канала: Эффекты короткого канала, такие как DIBL (дренаж-индуцированное снижение барьера), должны быть смягчены правильным легированием и двухзатворными структурами.
• Тепловое управление: Плотность мощности растет с интеграцией; используйте высокок диэлектрики и натяжение для улучшения μ.

Надежность и режимы отказа

Частые механизмы отказа включают:

1. Пробой затворного оксида (критическое поле > 10 МВ/см).
2. Горячая электрононная инъекция (доминантна в короткоканальных приборах).
3. Электромиграция в металлических контактах источника/стока.

Проектные руководства из Основ полупроводниковых приборов и отраслевые тестовые планы (JEDEC JESD22) предоставляют надежные стратегии смягчения.

Дополнительное чтение

• MOSFET – Википедия
• IEEE Transactions on Nanotechnology – «Усилительный режим MOSFET для 45 нм CMOS»