Соединители и интерфейсы JTAG

Узнайте об интерфейсах и коннекторах, используемых для реализации JTAG.

В предыдущих статьях мы рассмотрели исходный стандарт JTAG, IEEE 1149.1. Сюда входит тестовый порт доступа JTAG (TAP), который позволяет пользователю управлять конечным автоматом для доступа к внутренним компонентам устройства и запускать тесты граничного сканирования.

Но хотя эта информация важна для понимания JTAG, необходимо также понимать физическую сторону, включая разъемы и распиновку, а также коммерческие интерфейсы JTAG, доступные на рынке. В этой статье мы собираемся исправить ситуацию, применив менее теоретический подход к JTAG в целом.

Коннекторы JTAG

Стандартного разъема для JTAG нет. Чаще всего «разъем JTAG» представляет собой стандартный штыревой разъем, такой как 0,1-дюймовый заголовок или заголовок с более мелким шагом. Как мы видели, для работы JTAG TAP требуется всего четыре (или пять) контактов. Однако устройство, которое используется для «связи» с TAP, называемое интерфейсом JTAG - также необходимы подключения питания и заземления, и дизайнеры могут включить другие подключения в заголовок JTAG, если захотят.

Итак, учитывая плату, как разработчику предоставить доступ JTAG? И, учитывая новую плату, где вы должны искать разъем JTAG?

Хотя не существует единого стандартного заголовка для интерфейсов JTAG, несколько типов заголовков стали более или менее стандартизованными среди производителей. К ним относятся ARM JTAG 20, ARM JTAG 14, TI JTAG 14, STDC14 от STMicroelectronics, 16-контактный разъем OCDS [pdf] от Infineon, CoreSight 10, CoreSight 20, MIPI 34 и Mictor 38. По определению Segger, их разъемы J-Link и J-Trace почти идентичны ARM JTAG 20.

Большинство коллекторов представляют собой закрытые или не покрытые кожухом охватываемые коллекторы с 10, 14 или 20 выводами и шагом выводов 0,1 или 0,05 дюйма. Примеры показаны на рисунке 1.

Рисунок 1. Общие заголовки, используемые для подключения к интерфейсам JTAG.

Распиновка для различных интерфейсов JTAG (ссылки выше) показаны на рисунке 2. Здесь вы найдете стандартные контакты для JTAG (TDI, TDO, TCK, TMS, nTRST), а также отладку последовательного кабеля (SWDIO, SWCLK, SWO). ), а также дополнительные функции для отладки, такие как трассировка ядра.

Рисунок 2. Распиновка различных интерфейсов JTAG, показанная в данном случае на 0,1-дюймовых штыревых заголовках.

Среди добавленных контактов особенно выделяются nSRST (полный сброс системы), который заставляет цель полностью сброситься, и VTREF (целевое задание напряжения), подключенное к целевой шине питания для аппаратного сдвига уровня интерфейса JTAG.

Интерфейсы JTAG

На рынке доступно несколько интерфейсов JTAG (также называемых отладочными датчиками JTAG). На арене оборудования с открытым исходным кодом есть Black Magic Probe или BMP, разработанный 1BitSquared и Black Sphere Technologies, используемый в качестве интерфейса ARM JTAG, который имеет большое и активное сообщество, поддерживающее его. Black Magic Probe может также относиться к любому интерфейсу JTAG, прошивка которого была заменена прошивкой Black Magic Probe.

Коммерческие, широко используемые отладочные зонды от Segger включают J-Link (показанный на рисунке 3) и J-Trace, значительно более продвинутый и способный отладочный зонд, подходящий для промышленных приложений. Если J-Link можно найти менее чем за 100 долларов по лицензии для образования или от 400 до 1000 долларов для коммерческих приложений, J-Trace стоит от 1700 до 2500 долларов.

Рисунок 3. Пробник отладки Segger J-Link PRO и интерфейс JTAG

Конкретные поставщики также будут продавать интерфейсы JTAG для своих продуктов. STMicroelectronics предоставляет серию STLINK (включая STLINK / V2 и STLINK-V3SET) для своих продуктов STM8 и STM32, Atmel (теперь Microchip) предоставляет Atmel-ICE, NXP имеет S32 Debug Probe - список можно продолжить.

ПЛИС также используют JTAG для загрузки битовых потоков на устройства / память, но эти интерфейсы чаще называют кабелями загрузки. Примеры включают Xilinx Platform Cable II и кабель для загрузки FPGA Altera, ранее известный как USB-Blaster II, теперь переименованный в Intel FPGA Download Cable II.

Так что же именно делает эти устройства такими дорогими? Какие функции они поддерживают и как их использует дизайнер? Как правило, если вы заглянете внутрь отладочного зонда начального уровня, вы обнаружите следующее:

• Микроконтроллер в качестве основного контроллера JTAG
• Интерфейс USB, который может быть встроен в микроконтроллер или может поставляться отдельно, например, в микросхеме FTDI.
• Схема переключения уровня для логической совместимости
• Схема переключения для включения и отключения различных путей, подтягиваний и т. д.

Вот и все. В качестве примера посмотрите файлы оборудования Black Magic Probe, доступные на Github. Большая часть работы (и затрат) приходится на программное обеспечение, предоставляя мощные (иногда в реальном времени) инструменты отладки, которые позволяют разработчику максимально использовать архитектуру Arm CoreSight.

Заключение

К этому моменту мы рассмотрели стандарт JTAG, включая порт тестового доступа (TAP) и его конечный автомат. В этой статье мы рассмотрели физическую сторону JTAG, исследуя разъемы и интерфейсы, доступные разработчику, от открытого исходного кода до коммерческого высокого класса.

Отсюда все, что осталось, - это более пристальный взгляд на архитектуру Arm CoreSight и ее интерфейс отладки (ADI), который будет включать в себя все более распространенную альтернативу JTAG для отладки последовательного кабеля (SWD).